-
公开(公告)号：CN114724993A
公开(公告)日：2022-07-08
申请号：CN202110678260.4
申请日：2021-06-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 揭示一种半导体对准装置及半导体对准方法，即校正晶圆在晶圆保持件上的错位的方法以及执行此方法的装置。在一实施方式中，半导体对准装置包含晶圆平台；晶圆保持件位于晶圆平台上；第一位置侦测器配置以侦测晶圆在晶圆保持件之上在第一方向上的对准；第二位置侦测器配置以侦测晶圆在晶圆保持件之上在第二方向上的对准；以及旋转侦测器配置以侦测晶圆在晶圆保持件之上的旋转对准。
-
公开(公告)号：CN109801877A
公开(公告)日：2019-05-24
申请号：CN201811308190.8
申请日：2018-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开涉及一种半导体装置结构的结构和形成方法，包括在半导体基底上形成鳍结构以在鳍结构上形成栅极堆叠。此方法也包括在鳍结构上形成外延结构。此方法还包括在外延结构上形成介电层以及在介电层中形成开口以暴露出外延结构。另外，方法包括在外延结构中形成改质区。改质区的结晶度比外延结构的内部低，且沿着外延结构的整个暴露表面延伸。此方法也包括在外延结构上形成半导体-金属化合物区。全部或部分的改质区被转变为半导体-金属化合物区。
-
公开(公告)号：CN112578642B
公开(公告)日：2024-08-30
申请号：CN202010009130.7
申请日：2020-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。
-
公开(公告)号：CN115938947A
公开(公告)日：2023-04-07
申请号：CN202310079141.6
申请日：2018-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L29/06
Abstract: 提供了制造半导体结构的方法。在实施例中，一种制造半导体结构的方法，包括：形成半导体区域，该半导体区域具有第一掺杂浓度的第一导电类型的第一掺杂剂；在半导体区域的上方形成电介质层；形成穿过电介质层的开口，该开口暴露半导体区域；在形成开口之后，在半导体区域中进行第一导电类型的第二掺杂剂的等离子体掺杂以形成表面掺杂区域，该表面掺杂区域中的第一导电类型的掺杂剂的第二浓度大于第一掺杂浓度；在进行第一导电类型的第二掺杂剂的等离子掺杂之后，对表面掺杂区域进行非晶化注入；以及在开口中形成导电特征，该导电特征与表面掺杂区域电接触。
-
公开(公告)号：CN112750761A
公开(公告)日：2021-05-04
申请号：CN202011190458.X
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本文公开了一种半导体装置及其制造方法，包括形成穿过层间介电(interlayer dielectric,ILD)层的开口，以露出设置于金属化层中导电部件上方的接触蚀刻停止层(contact etch stop layer,CESL)。使用光敏材料、微影技术及停止于CESL上的干式蚀刻制程来形成开口。一旦露出CESL，便进行CESL穿透制程以将开口延伸穿过CESL并露出导电部件。CESL穿透制程是一种CESL对ILD层具有高选择性的可调性的制程。一旦进行CESL穿透制程，可沉积导电填充材料以填充或过填充开口，然后在形成半导体装置的中间步骤中，将其与ILD层平坦化，以在导电部件上方形成接触插塞。
-
Patent Agency Ranking
公开(公告)号：CN110544720A
公开(公告)日：2019-12-06
申请号：CN201910385287.7
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L21/324 , H01L21/265
Abstract: 本公开涉及一种半导体制程的方法。此处所述的实施例一般关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。在一实施例中，方法包括形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。
-
公开(公告)号：CN106206686B
公开(公告)日：2019-06-21
申请号：CN201510262773.1
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28 , H01L29/78 , H01L27/088 , H01L21/8234
CPC classification number: H01L29/7856 , H01L21/28202 , H01L21/823431 , H01L21/823462 , H01L21/845 , H01L29/0886 , H01L29/42364 , H01L29/518 , H01L29/66545 , H01L29/66795
Abstract: 一种示例性鳍式场效应晶体管(finFET)，包括：具有沟道区的半导体鳍以及位于沟道区的侧壁和顶面上的栅极氧化物。栅极氧化物包括：具有第一厚度的最薄部分和具有与第一厚度不同的第二厚度的最厚部分。第一厚度和第二厚度之间的差值小于最大厚度变化并且最大厚度变化取决于finFET的工作电压。本发明涉及具有共形氧化物层的鳍式场效应晶体管及其形成方法。
-
公开(公告)号：CN109841683A
公开(公告)日：2019-06-04
申请号：CN201811178757.4
申请日：2018-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/417 , H01L21/336
Abstract: 本文涉及高表面掺杂浓度形成工艺和由此形成的结构，所公开的实施例大体涉及形成在源极/漏极区域的上表面处具有高表面掺杂浓度的源极/漏极区域，导电特征可形成至该处。在实施例中，一种结构包括衬底上的有源区、有源区上的电介质层、以及穿过电介质层至有源区的导电特征。有源区包括源极/漏极区域。源极/漏极区域包括在源极/漏极区域的上表面处的表面掺杂区域，并且包括具有源极/漏极掺杂浓度的源极/漏极区域的剩余部分。表面掺杂区域包括在靠近源极/漏极区域的上表面处的峰值掺杂浓度。峰值掺杂浓度比源极/漏极掺杂浓度大至少一个数量级。导电特征在源极/漏极区域的上表面处接触源极/漏极区域。
-
公开(公告)号：CN108122773A
公开(公告)日：2018-06-05
申请号：CN201710942238.X
申请日：2017-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234
CPC classification number: H01L29/66795 , H01L21/0214 , H01L21/0217 , H01L21/02178 , H01L21/02247 , H01L21/02255 , H01L21/0228 , H01L21/02532 , H01L21/0262 , H01L29/1033 , H01L29/66545 , H01L29/7851 , H01L21/823431
Abstract: 提供一种鳍式场效应晶体管装置的形成方法，包括：在鳍式场效应晶体管的鳍片上形成盖层，其中鳍片由包括锗的材料所形成；在盖层上形成虚置介电层；在虚置介电层上形成虚置栅极；移除虚置栅极，其中在移除虚置栅极后，通过开口露出鳍片，开口位于虚置介电层及盖层中；以及形成置换栅极，置换栅极通过位于虚置介电层及盖层中的开口接触鳍片。
-
公开(公告)号：CN115527841A
公开(公告)日：2022-12-27
申请号：CN202210683784.7
申请日：2022-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/3213
Abstract: 提供一种形成半导体装置的方法。在一些实施例中，方法包括形成靶层在半导体基板上方、形成富碳硬遮蔽层在靶层上方，通过蚀刻工艺图案化数个特征在富碳硬遮蔽层中、对被图案化在富碳硬遮蔽层中的这些特征执行定向离子束修整工艺、以及使用富碳硬遮蔽层作为遮罩来图案化靶层。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.03 seconds)
