-
公开(公告)号：CN118486651A
公开(公告)日：2024-08-13
申请号：CN202311472556.6
申请日：2023-11-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体结构的形成方法，可以通过以下方式提供一种半导体结构。在半导体基材上形成半导体鳍片；形成栅极介电质层和栅极电极；在栅极电极上形成硅层；在硅层上形成包含开口的介电质遮罩层；通过执行第一非等向性蚀刻工艺蚀刻开口下方的硅层的一些部位；通过执行第二非等向性蚀刻工艺蚀刻开口下方的栅极电极的一些部位；以及通过执行第三非等向性蚀刻工艺去除开口下方的半导体鳍片的一些部位和半导体基材的一些部位。第三非等向性蚀刻工艺中的非等向性蚀刻步骤包含低压蚀刻步骤，低压蚀刻步骤在5mTorr至50mTorr的总压力范围内进行。
-
公开(公告)号：CN116825636A
公开(公告)日：2023-09-29
申请号：CN202310583720.4
申请日：2023-05-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 本公开涉及半导体结构及其形成方法。一种方法，包括：在半导体衬底之上形成多个半导体结构，在多个半导体结构的顶表面和侧壁上形成虚设栅极堆叠，在虚设栅极堆叠的侧壁上形成栅极间隔件，以及蚀刻虚设栅极堆叠的第一部分以在虚设栅极堆叠中形成贯穿栅极沟槽。虚设栅极堆叠包括位于第一部分的相反侧的第二部分和第三部分。通过贯穿栅极沟槽，多个半导体结构被蚀刻以形成位于贯穿栅极沟槽下方并且连接到贯穿栅极沟槽的沟槽组。沟槽组包括两个最外面的沟槽和位于两个最外面的沟槽之间的至少一个内部沟槽。两个最外面的沟槽比至少一个内部沟槽更深。
-
-
公开(公告)号：CN119947152A
公开(公告)日：2025-05-06
申请号：CN202411207448.0
申请日：2024-08-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
IPC: H10D30/01 , H10D84/03 , H10D84/85 , H01L21/762 , H10D30/62
Abstract: 本公开涉及半导体器件结构及其形成方法。描述了一种用于形成半导体器件结构的方法。该方法包括：去除鳍结构的一部分以在所述鳍结构中形成隔离沟槽的第一部分；钝化所述隔离沟槽的第一部分的暴露表面，以改变所述暴露表面对第一蚀刻剂的蚀刻选择性；使用所述第一蚀刻剂去除经钝化的表面在所述隔离沟槽的第一部分的底部处的一部分；通过第二蚀刻剂去除衬底的一部分以形成所述隔离沟槽的第二部分；以及用电介质材料填充所述隔离沟槽。
-
公开(公告)号：CN119384036A
公开(公告)日：2025-01-28
申请号：CN202410511083.4
申请日：2024-04-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
IPC: H10D84/83 , H10D62/10 , H10D84/03 , H10D86/01 , H01L21/762
Abstract: 本公开涉及半导体器件及其制造方法。本公开的实施例涉及在栅极结构中形成隔离结构以防止通过源极/漏极区域(EPI)、晶体管和硅衬底的电流泄漏。可以在替换栅极顺序之前或之后在栅极结构中形成隔离结构。
-
Patent Agency Ranking
公开(公告)号：CN119230406A
公开(公告)日：2024-12-31
申请号：CN202410332030.6
申请日：2024-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本揭露提供一种半导体装置及其制造方法。在通过金属栅极结构来取代半导体装置的多晶硅虚拟栅极结构的替换栅极工艺后，可以通过接续式扩散边缘上金属(continuous metal on diffusion edge，CMODE)在半导体装置中形成CMODE结构。本揭露所描述的CMODE工艺包括去除金属栅极结构的一部分(相较于去除多晶硅虚拟栅极结构的一部分)，以使得能够在去除金属栅极结构的一部分后产生的凹槽中形成CMODE结构。
-
公开(公告)号：CN118412324A
公开(公告)日：2024-07-30
申请号：CN202311291755.7
申请日：2023-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在第一鳍之上并围绕设置在第一鳍之上的第一沟道区域形成虚设栅极结构；在第一鳍之上围绕虚设栅极结构形成层间电介质(ILD)层；用栅极结构替代虚设栅极结构；在位于第一鳍的相反侧的栅极结构中形成第一电介质插塞和第二电介质插塞，其中第一电介质插塞和第二电介质插塞将栅极结构切割成彼此分开的多个分段；去除栅极结构的位于第一电介质插塞和第二电介质插塞之间的分段以暴露第一沟道区域；去除暴露的第一沟道区域，其中在去除暴露的第一沟道区域之后，在ILD层中形成凹部；以及用电介质材料填充凹部。
-
公开(公告)号：CN116799067A
公开(公告)日：2023-09-22
申请号：CN202310557544.7
申请日：2023-05-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本公开涉及半导体器件结构及其形成方法。描述了一种半导体器件结构以及形成这种结构的方法。该结构包括设置在半导体衬底之上的鳍，并且所述鳍具有第一宽度。该结构还包括设置在鳍周围的隔离区域，设置在鳍和隔离区域之上的栅极电极，以及设置在栅极电极中的填充材料。填充材料与半导体衬底的一部分的顶表面接触，顶表面具有包括基本平坦截面的至少一部分，并且顶表面的该部分具有显著大于第一宽度的第二宽度。
-
公开(公告)号：CN222840005U
公开(公告)日：2025-05-06
申请号：CN202421596178.2
申请日：2024-07-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露提供一种半导体装置。半导体装置包含半导体基材；在半导体基材上的第一装置区域，其中第一装置区域包含第一金属栅极，且第一金属栅极在Y方向上延伸至第一金属栅极的第一末端；在半导体基材上并在X方向上与第一装置区域分开的第二装置区域，其中X方向垂直于Y方向；邻接第一装置区域及第二装置区域，且位于第一装置区域与第二装置区域之间的绝缘结构，其中绝缘结构在Y方向上延伸至绝缘结构的第一末端；以及在X方向上延伸的介电结构，其中介电结构邻接第一金属栅极的第一末端与绝缘结构的第一末端。
-
公开(公告)号：CN222509863U
公开(公告)日：2025-02-18
申请号：CN202420302466.6
申请日：2024-02-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体元件包含半导体区域、栅极堆叠以及鳍片隔离区域。栅极堆叠在半导体区域上，其中栅极堆叠包含第一栅极堆叠部位以及第二栅极堆叠部位。鳍片隔离区域分离第一栅极堆叠部位以及第二栅极堆叠部位，其中鳍片隔离区域包含第一部分以及多个第二部分。第一部分高于栅极堆叠的底面。多个第二部分位于第一部分下方并连接至第一部分，其中多个第二部分中的第一最外侧部分具有第一深度，第一深度等于或是大于多个第二部分中的内侧部分的第二深度。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.039 seconds)
