公开(公告)号：CN103915494A

公开(公告)日：2014-07-09

申请号：CN201310105433.9

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊程 ,  蒋青宏 ,  陈能国 ,  孙诗平 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02532 ,  H01L21/30604 ,  H01L21/762 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

Abstract: 本发明公开了一种设置在衬底上方的FinFET的新型鳍结构和形成鳍结构的方法。鳍结构包括：台面、设置在台面上方的沟道以及设置在沟道和台面之间的凸形部件。台面具有第一半导体材料，而沟道具有不同于第一半导体材料的第二半导体材料。凸形部件为阶梯形、台阶形或梯形。凸形部件包括设置在沟道和台面之间的第一隔离部件以及设置在沟道和第一隔离部件之间的第二隔离部件。第一隔离部件是U形的，并且第二隔离部件是矩形的。第二隔离部件的一部分被沟道包围，并且第二隔离部件的另一部分被第一隔离部件包围。

公开(公告)号：CN103811550A

公开(公告)日：2014-05-21

申请号：CN201310034600.5

申请日：2013-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  时定康 ,  林经祥 ,  孙诗平 ,  万幸仁

IPC: H01L29/78 ,  H01L23/532 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L29/66636 ,  H01L21/02164 ,  H01L21/02172 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/02614 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/30604 ,  H01L21/76224 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L23/485 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/41758 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66795 ,  H01L29/7378 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件的接触结构。一种用于半导体器件的接触结构的示例性结构包括：衬底，包括主面和主面下方的沟槽；填充沟槽的应变材料，应变材料的晶格常数不同于衬底的晶格常数；层间介电层(ILD)，具有位于应变材料上方的开口，开口包括介电侧壁和应变材料底部；半导体层，位于开口的侧壁和底部上；介电层，位于半导体层上方；以及填充介电层开口的金属层。

公开(公告)号：CN115881688A

公开(公告)日：2023-03-31

申请号：CN202210707612.9

申请日：2022-06-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  顾诗章 ,  黄建元 ,  王垂堂 ,  孙诗平

IPC: H01L23/528 ,  H01L23/522

Abstract: 方法包括：在第一晶圆上形成第一介电层；以及形成穿透第一介电层的第一接合焊盘。第一晶圆包括第一半导体衬底，并且第一接合焊盘与第一半导体衬底的第一表面接触。方法还包括：在第二晶圆上形成第二介电层；以及形成延伸至第二介电层中的第二接合焊盘。第二晶圆包括第二半导体衬底。将第一晶圆锯切成多个管芯，第一接合焊盘位于多个管芯中的第一管芯中。第一接合焊盘接合至第二接合焊盘。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN107818974A

公开(公告)日：2018-03-20

申请号：CN201710821674.1

申请日：2017-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈承先 ,  林修任 ,  游明志 ,  郑明达 ,  赖怡仁 ,  苏昱泽 ,  孙诗平 ,  陈扬哲

IPC: H01L25/18 ,  H01L23/498 ,  H01L21/48 ,  H01L21/60 ,  H01L23/48 ,  H01L23/488

Abstract: 本发明的实施例提供的一种实施例封装件包括第一封装件。第一封装件包括第一集成电路管芯，围绕第一集成电路管芯的密封剂，以及位于密封剂和第一集成电路管芯上方的再分布层。该封装件还包括通过多个功能连接件接合至第一封装件的第二封装件。功能连接件和再分布层将第二封装件的第二集成电路管芯电连接至第一集成电路管芯。该封装件还包括设置在第一封装件和第二封装件之间的多个伪连接件。多个伪连接件中的每个伪连接件的朝向第一封装件的一端与第一封装件物理地分离。本发明的实施例还提供了一种形成封装件的方法。

公开(公告)号：CN103915494B

公开(公告)日：2017-04-12

申请号：CN201310105433.9

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊程 ,  蒋青宏 ,  陈能国 ,  孙诗平 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02532 ,  H01L21/30604 ,  H01L21/762 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

Abstract: 本发明公开了一种设置在衬底上方的FinFET的新型鳍结构和形成鳍结构的方法。鳍结构包括：台面、设置在台面上方的沟道以及设置在沟道和台面之间的凸形部件。台面具有第一半导体材料，而沟道具有不同于第一半导体材料的第二半导体材料。凸形部件为阶梯形、台阶形或梯形。凸形部件包括设置在沟道和台面之间的第一隔离部件以及设置在沟道和第一隔离部件之间的第二隔离部件。第一隔离部件是U形的，并且第二隔离部件是矩形的。第二隔离部件的一部分被沟道包围，并且第二隔离部件的另一部分被第一隔离部件包围。

公开(公告)号：CN101877317B

公开(公告)日：2013-03-27

申请号：CN201010171468.9

申请日：2010-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董志航 ,  林经祥 ,  张正宏 ,  孙诗平

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种非平坦晶体管及其制造方法，其中制造方法包括：在一半导体鳍状物的第一部分上形成一通道区域，该半导体鳍状物包括一顶表面与侧壁；在该半导体鳍状物的通道区域上形成一栅极电极；使用一选择性外延成长工艺在该栅极电极的相对侧上的该半导体鳍状物的顶表面与侧壁上成长一临场掺杂的半导体层；以及将至少部分的该掺杂的半导体层转变成一富含掺杂物的区域。

公开(公告)号：CN102024784B

公开(公告)日：2013-03-20

申请号：CN201010265499.0

申请日：2010-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙诗平 ,  张志豪 ,  钟朝安 ,  李宗霖 ,  李忠儒 ,  林经祥

IPC: H01L23/522

CPC classification number: H01L21/76897 ,  H01L21/76804 ,  H01L21/76816 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路结构包括半导体衬底；栅极层叠件，上覆半导体衬底；栅极隔离件，在栅极层叠件的侧壁上；第一接触塞，具有接触栅极隔离件侧壁的内缘和与栅极层叠件的顶面相齐的顶面；以及第二接触塞，在第一接触塞的上方并接触第一接触塞。第二接触塞的截面积比第一接触塞的截面积小。

公开(公告)号：CN102148236A

公开(公告)日：2011-08-10

申请号：CN201010221419.1

申请日：2010-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙诗平 ,  李宗霖 ,  林经祥 ,  张志豪 ,  叶震南 ,  钟朝安

IPC: H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/4232 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76897 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

Abstract: 本发明一实施例提供一种半导体元件及其制作方法，该半导体元件包括：一半导体基底；一栅极堆叠，位于该半导体基底之上，该栅极堆叠包括一栅极介电层及一栅极电极；一间隙壁，形成于该栅极堆叠的侧壁上，其中该间隙壁的一顶表面高于该栅极堆叠的一顶表面；以及一保护层，位于该栅极堆叠之上，且至少部分填充由位于该栅极堆叠的该顶表面上的该间隙壁所围绕的一空间。本发明增加所生产的半导体元件的整体合格率，且半导体元件具有更高的可靠度。

公开(公告)号：CN102024784A

公开(公告)日：2011-04-20

申请号：CN201010265499.0

申请日：2010-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙诗平 ,  张志豪 ,  钟朝安 ,  李宗霖 ,  李忠儒 ,  林经祥

IPC: H01L23/522

CPC classification number: H01L21/76897 ,  H01L21/76804 ,  H01L21/76816 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路结构包括半导体衬底；栅极层叠件，上覆半导体衬底；栅极隔离件，在栅极层叠件的侧壁上；第一接触塞，具有接触栅极隔离件侧壁的内缘和与栅极层叠件的顶面相齐的顶面；以及第二接触塞，在第一接触塞的上方并接触第一接触塞。第二接触塞的截面积比第一接触塞的截面积小。

公开(公告)号：CN220553432U

公开(公告)日：2024-03-01

申请号：CN202321856395.6

申请日：2023-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙诗平 ,  梁世纬

IPC: H01L23/31 ,  H01L23/367 ,  H01L23/373

Abstract: 一种装置封装体，包含第一裸片，其包含半导体基板；隔离层，位于半导体基板上，其中隔离层为第一介电材料；第一虚置导孔，贯穿隔离层至半导体基板之中；接合层，位于隔离层上，其中接合层为第二介电材料，第二介电材料具有小于第一介电材料的导热系数；第一虚置垫，位于接合层之内且位于第一虚置导孔上；虚置裸片，直接接合至接合层；第二裸片，直接接合至接合层且接合至第一虚置垫；以及金属间隙填充材料，位于虚置裸片与第二裸片之间。