垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829B

    公开(公告)日:2015-11-25

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

    垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829A

    公开(公告)日:2011-04-27

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

    基板干燥装置、制造半导体器件的设备及干燥基板的方法

    公开(公告)号:CN109148327B

    公开(公告)日:2023-07-25

    申请号:CN201810623331.9

    申请日:2018-06-15

    Abstract: 公开了一种基板干燥装置、制造半导体器件的设备以及干燥基板的方法。基板干燥装置包括:腔室,其被配置为以第一温度干燥基板;第一贮存器,其被配置为储存处于小于第一温度的第二温度的第一超临界流体;第二贮存器,其被配置为储存处于大于第一温度的第三温度的第二超临界流体;以及供应单元,其连接在腔室与第一贮存器和/或第二贮存器之间。供应单元被配置为向腔室供应第一超临界流体和第二超临界流体。

Patent Agency Ranking