公开(公告)号：CN107968119A

公开(公告)日：2018-04-27

申请号：CN201710217824.8

申请日：2017-04-05

Applicant: 三星电子株式会社

Inventor： 徐东灿 ,  卓容奭 ,  朴起宽 ,  朴美善 ,  梁炆承 ,  李承勋 ,  P.唐

IPC: H01L29/423 ,  H01L29/78

CPC classification number: H01L29/42376 ,  H01L23/5283 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/42364 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/7831 ,  H01L29/78696 ,  H01L29/4232

Abstract: 本公开提供了半导体器件。一种半导体器件至少包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧，并且半导体图案包括交叠第一线图案的部分。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。

公开(公告)号：CN101740694A

公开(公告)日：2010-06-16

申请号：CN200910225274.X

申请日：2009-11-18

Applicant: 三星电子株式会社

Inventor： 金庆国 ,  蔡秀熙 ,  朴永洙 ,  金泽 ,  梁炆承 ,  丁亨洙 ,  朴宰彻 ,  金峻渊

IPC: H01L33/12

CPC classification number: H01L33/0079 ,  H01L33/12

Abstract: 本发明公开了一种发光器件及其制造方法。本发明提供一种采用晶片接合方法制造的发光二极管(LED)以及通过采用晶片接合方法制造LED的方法。晶片接合方法可以包括在半导体层和接合基板之间插设由金属形成的应力弛豫层。当采用应力弛豫层时，由于金属的柔性，接合基板和生长基板之间的应力可以被抵消，并且由此可以减少或防止接合基板的弯曲或翘曲。

公开(公告)号：CN117199071A

公开(公告)日：2023-12-08

申请号：CN202310660218.9

申请日：2023-06-05

Applicant: 三星电子株式会社

Inventor： 郑谞珍 ,  金正泽 ,  梁炆承 ,  俞秀旼 ,  赵南奎 ,  金锡勋 ,  朴判贵

IPC: H01L27/088 ,  H01L29/36 ,  H01L29/06 ,  H01L29/161 ,  H01L29/167

Abstract: 一种集成电路(IC)器件包括：鳍型有源区；沟道区，在鳍型有源区上；栅极线，在鳍型有源区上围绕沟道区；源极/漏极区，在鳍型有源区上与栅极线相邻并具有面对沟道区的侧壁，其中源极/漏极区包括第一缓冲层、第二缓冲层和主体层，第一缓冲层、第二缓冲层和主体层在远离鳍型有源区的方向上依次堆叠，每个包括掺有p型掺杂剂的Si1‑xGex层(x大于0)，并具有不同的Ge浓度，第二缓冲层共形地覆盖第一缓冲层的面对主体层的表面。第二缓冲层的侧缓冲部分与底缓冲部分的厚度比率在约0.9至约1.1的范围内。

公开(公告)号：CN114628500A

公开(公告)日：2022-06-14

申请号：CN202111116770.9

申请日：2021-09-23

Applicant: 三星电子株式会社

Inventor： 金正泽 ,  金锡勋 ,  朴判贵 ,  梁炆承 ,  郑㥠珍 ,  崔珉姬 ,  河龙

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体器件包括：多沟道有源图案；多个栅极结构，位于所述多沟道有源图案上并在第一方向上彼此间隔开，所述多个栅极结构包括在与所述第一方向不同的第二方向上延伸的栅电极；源极/漏极凹陷，位于相邻的所述栅极结构之间；以及源极/漏极图案，在所述源极/漏极凹陷中位于所述多沟道有源图案上，其中，所述源极/漏极图案包括：半导体衬垫层，包括硅锗并沿着所述源极/漏极凹陷延伸；半导体填充层，包括硅锗并位于所述半导体衬垫层上；以及至少一个半导体插入层，位于所述半导体衬垫层和所述半导体填充层之间，其中，所述至少一个半导体插入层具有鞍结构。

公开(公告)号：CN112530944A

公开(公告)日：2021-03-19

申请号：CN202010643649.0

申请日：2020-07-06

Applicant: 三星电子株式会社

Inventor： 李承烈 ,  金容丞 ,  金正泽 ,  朴判贵 ,  徐东灿 ,  梁炆承 ,  郑谞珍 ,  崔珉姬 ,  河龙

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

Abstract: 一种集成电路器件，包括：鳍型有源区，从衬底突出并沿第一方向延伸；多个半导体图案，与鳍型有源区的上表面分开设置，所述多个半导体图案均包括沟道区；栅电极，围绕所述多个半导体图案，在垂直于第一方向的第二方向上延伸，并且包括主栅电极和子栅电极，其中所述主栅电极设置在所述多个半导体图案中的最上方半导体图案上并在第二方向上延伸，且所述子栅电极设置在多个半导体图案之间；第一间隔结构，设置在所述主栅电极的两个侧壁上；以及源极区/漏极区，与所述多个半导体图案相连，设置在所述栅电极的两侧，并接触所述间隔结构的底表面。

公开(公告)号：CN112071911A

公开(公告)日：2020-12-11

申请号：CN202010361342.1

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 梁炆承 ,  崔恩憓 ,  姜承模 ,  金容丞 ,  金正泽 ,  崔珉姬

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10

Abstract: 公开了一种半导体器件。所述半导体器件包括：鳍型图案，位于基底上，鳍型图案在第一方向上延伸并且在第三方向上从基底突出；第一布线图案，位于鳍型图案上，第一布线图案在第三方向上与鳍型图案间隔开；以及栅电极，在垂直于第一方向和第三方向的第二方向上延伸并且围绕第一布线图案，栅电极包括在第二方向上与鳍型图案叠置的第一部分以及与栅电极的除了所述第一部分之外的其余部分对应的第二部分。

公开(公告)号：CN104600070B

公开(公告)日：2019-06-07

申请号：CN201410601952.9

申请日：2014-10-31

Applicant: 三星电子株式会社

Inventor： 梁炆承 ,  穆罕默德·拉基布·乌丁 ,  李明宰 ,  李商文 ,  李成训 ,  赵成豪

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/02645 ,  H01L27/092

Abstract: 本发明公开了一种衬底结构、包括该衬底结构的互补金属氧化物半导体CMOS器件和制造该CMOS器件的方法，其中衬底结构包括：衬底；位于衬底上的由包括硼B和/或磷P的材料形成的至少一个晶种层；以及位于晶种层上的缓冲层。该衬底结构可减小缓冲层的厚度，并且还提高了形成有该衬底结构的半导体器件的性能特征。

公开(公告)号：CN104425620A

公开(公告)日：2015-03-18

申请号：CN201410443424.5

申请日：2014-09-02

Applicant: 三星电子株式会社

Inventor： 李东洙 ,  李明宰 ,  赵成豪 ,  穆罕默德·拉基布·乌丁 ,  大卫·徐 ,  梁炆承 ,  李商文 ,  李成训 ,  许智贤 ,  黄义澈

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开涉及一种半导体器件及其制造方法，所述半导体器件包括处于第Ⅲ-Ⅵ主族化合物半导体层与电介质层之间的氧吸附层。所述半导体器件可包括化合物半导体层、布置在化合物半导体层上的电介质层以及插入在化合物半导体层与电介质层之间的氧吸附层。氧吸附层包含与化合物半导体的材料相比对氧有更高亲和性的材料。

公开(公告)号：CN112018179B

公开(公告)日：2024-07-19

申请号：CN202010096134.3

申请日：2020-02-17

Applicant: 三星电子株式会社

Inventor： 姜承模 ,  梁炆承 ,  柳宗烈 ,  李始炯 ,  张星旭 ,  崔恩憓

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336

Abstract: 提供一种半导体器件及其制造方法。所述半导体器件包括：沟道图案，所述沟道图案包括堆叠在衬底上的第一半导体图案和第二半导体图案；栅电极，所述栅电极覆盖沟道图案的顶表面和侧表面并沿第一方向延伸，并且包括位于第一半导体图案与第二半导体图案之间的第一栅极段；栅极间隔物，所述栅极间隔物覆盖栅电极的侧表面，并且包括暴露沟道图案的开口；以及第一源极/漏极图案，所述第一源极/漏极图案位于栅极间隔物的侧部，并且通过开口与沟道图案接触，所述第一源极/漏极图案包括：在第一栅极段的高度处并且在开口的中心处的侧壁中心厚度；以及在第一栅极段的高度处并且在开口的边缘处的侧壁边缘厚度，侧壁边缘厚度为侧壁中心厚度的约0.7至1倍。

公开(公告)号：CN114639734A

公开(公告)日：2022-06-17

申请号：CN202111326140.4

申请日：2021-11-10

Applicant: 三星电子株式会社

Inventor： 郑㥠珍 ,  高到贤 ,  金锡勳 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  崔珉姬 ,  河龙

IPC: H01L29/78 ,  H01L27/092

Abstract: 提供了一种半导体装置，所述半导体装置包括：有源图案，包括下图案和多个片图案；栅极结构，设置在下图案上并且围绕多个片图案；以及源极/漏极图案，填充源极/漏极凹陷并且形成在栅极结构的至少一侧上。源极/漏极图案包括沿着源极/漏极凹陷延伸并且接触下图案的第一半导体图案以及依次地设置在第一半导体图案上的第二半导体图案和第三半导体图案，第三半导体图案的下表面设置在最下面的片图案的下表面下方，第三半导体图案的侧表面包括平面部分，并且在第三半导体图案的下表面上的第二半导体图案的厚度与在第三半导体图案的侧表面的平面部分上的第二半导体图案的厚度不同。