-
公开(公告)号：CN113745184B
公开(公告)日：2025-04-18
申请号：CN202110591093.X
申请日：2021-05-28
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 本发明提供一种半导体器件，该半导体器件包括：衬底，具有其上设置有有源区的第一表面和与第一表面相反的第二表面；掩埋导线，在一个方向上延伸并具有被掩埋在有源区中的部分；覆盖掩埋导线的绝缘部分；设置在绝缘部分上并连接到掩埋导线的接触结构；从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔；设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜；接触掩埋导线的底表面和相邻的侧表面的贯穿通路；围绕贯穿通路的绝缘衬层。
-
公开(公告)号：CN118299373A
公开(公告)日：2024-07-05
申请号：CN202311097244.1
申请日：2023-08-28
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/538 , H01L23/498 , H01L21/56 , H01L21/60
Abstract: 一种半导体封装，包括第一芯片和第二芯片，第二芯片接合并电连接到第一芯片的前表面。第一芯片包括：第一半导体衬底，包括第一通孔；第一半导体元件单元，位于第一半导体衬底的前表面上；以及背侧布线层，包括位于第一半导体衬底的后表面上并电连接到第一半导体元件单元的背侧电力布线。第二芯片包括尺寸大于第一通孔的尺寸的第二通孔。
-
公开(公告)号：CN112018028B
公开(公告)日：2024-07-05
申请号：CN202010078912.6
申请日：2020-02-03
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/48
Abstract: 公开了制造半导体装置的方法。所述方法可以包括形成包括金属图案的第一结构和在第一结构上的第二结构。金属图案包括面对第二结构的上表面。所述方法还可以包括：蚀刻第二结构以形成暴露金属图案的过孔；使过孔中的第一蚀刻残余物氧化以将第一蚀刻残余物转化为氧化的第一蚀刻残余物；以及去除氧化的第一蚀刻残余物。在去除氧化的第一蚀刻残余物之后，金属图案的上表面可以包括包含凹槽并具有第一表面粗糙度的第一部分和与第一部分不同并具有第二表面粗糙度的第二部分。第一表面粗糙度可以比第二表面粗糙度大。
-
公开(公告)号：CN109103169B
公开(公告)日：2024-06-04
申请号：CN201810632849.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L23/532
Abstract: 一种半导体器件包括：位于第一衬底上的第一绝缘夹层的上部的第一导电图案、垂直地延伸的多个第一导电纳米管(CNT)、位于第二衬底下方的第二绝缘夹层的下部的第二导电图案、以及垂直地延伸的多个第二CNT。第二绝缘夹层的下表面接触第一绝缘夹层的上表面。多个第一CNT中的每一个的侧壁的至少一部分被第一导电图案覆盖，并且多个第二CNT中的每一个的侧壁的至少一部分被第二导电图案覆盖。第一导电图案和第二导电图案垂直地面向彼此，并且多个第一CNT中的至少一个与多个第二CNT中的至少一个彼此接触。
-
公开(公告)号：CN117637484A
公开(公告)日：2024-03-01
申请号：CN202311058461.X
申请日：2023-08-21
Applicant: 三星电子株式会社
IPC: H01L21/48 , H01L21/321 , H01L21/66 , H01L23/544 , H01L27/02
Abstract: 提供了一种晶片的制造方法，该方法包括以下操作：制备包括半导体芯片区域和测试区域的晶片，用原子力显微镜(AFM)测量测试区域中包括的测量区域，测量区域包括具有恒定线宽和恒定间距的多条金属线；基于测量区域的测量结果来确定测试区域的表面粗糙度值；基于表面粗糙度值来确定测试区域的金属线的阶梯差值；以及基于金属线的阶梯差值来确定半导体芯片区域中的接合焊盘的阶梯差值。
-
Patent Agency Ranking
公开(公告)号：CN116705736A
公开(公告)日：2023-09-05
申请号：CN202310192515.5
申请日：2023-03-02
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/31 , H01L23/544 , H01L21/66 , H01L23/528
Abstract: 提供了一种半导体封装件。该半导体封装件包括：第一半导体衬底、在第一半导体衬底的上表面上的第一半导体元件层、在第一半导体元件层上的第一布线结构、连接至第一布线结构的第一连接焊盘、连接至第一布线结构的第一测试焊盘、连接至第一连接焊盘并且包括铜(Cu)的第一前侧键合焊盘、以及连接至第一前侧键合焊盘并且包括具有纳米孪晶晶体结构的铜(Cu)的第二前侧键合焊盘，所述纳米孪晶晶体结构与包括在第一前侧键合焊盘中的铜(Cu)的晶体结构不同，其中，第一前侧键合焊盘在水平方向上的宽度与第二前侧键合焊盘在水平方向上的宽度不同。
-
公开(公告)号：CN116564933A
公开(公告)日：2023-08-08
申请号：CN202310078272.2
申请日：2023-01-19
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/088
Abstract: 一种半导体器件包括：具有突出的有源图案的第一半导体衬底；栅结构；有源图案中在栅结构一侧的源/漏区；源/漏区上的层间绝缘层；接触结构，穿过层间绝缘层连接到源/漏区；通孔结构，电连接到接触结构并穿过层间绝缘层和第一半导体衬底；第一接合结构，包括第一半导体衬底上的第一绝缘层和第一绝缘层中的第一连接焊盘；第一接合结构上的第二接合结构，包括接合到第一绝缘层的第二绝缘层以及在第二绝缘层中并接合到第一连接焊盘的第二连接焊盘；以及第二半导体衬底，设置在第二接合结构上。
-
公开(公告)号：CN112289774A
公开(公告)日：2021-01-29
申请号：CN202010670130.1
申请日：2020-07-13
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/48 , H01L27/02
Abstract: 一种半导体器件包括：衬底，具有彼此相对的第一表面和第二表面，并且具有位于第一表面上并由第一隔离区限定的有源区；多个有源鳍，布置在有源区上，沿第一方向延伸，并且由第二隔离区限定，第二隔离区具有小于第一隔离区的第一深度的第二深度；掩埋导电布线，位于与所述多个有源鳍相邻的沟槽中，并且沿所述沟槽的延伸方向延伸；填充绝缘部分，位于沟槽中，并且设置在掩埋导电布线周围；层间绝缘层，位于第一隔离区和第二隔离区上，并且位于掩埋导电布线上；接触结构，穿透层间绝缘层，并且接触掩埋导电布线；以及导电贯通结构，从第二表面穿过衬底延伸到沟槽，并且接触掩埋导电布线。
-
公开(公告)号：CN112242366A
公开(公告)日：2021-01-19
申请号：CN202010655330.X
申请日：2020-07-09
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和半导体封装件。所述半导体体器件包括：具有至少一个半导体结构的半导体衬底；层间绝缘层，其设置在半导体衬底上；至少一个第一过孔结构，其穿透半导体衬底和层间绝缘层，并包括第一区域和第二区域，所述第一区域在层间绝缘层的上表面具有第一宽度，所述第二区域从第一区域延伸，并且在半导体衬底的下表面具有第二宽度，其中，第一区域的侧表面和第二区域的侧表面在第一区域与第二区域之间的边界具有不同的轮廓；以及至少一个第二过孔结构，其穿透半导体衬底和层间绝缘层，并且在层间绝缘层的上表面具有大于第一宽度的第三宽度。
-
公开(公告)号：CN111211102A
公开(公告)日：2020-05-29
申请号：CN201910859224.0
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L25/07 , H01L25/00 , H01L21/56 , H01L23/488
Abstract: 本发明提供一种半导体封装以及半导体装置。一种半导体封装包括第一半导体芯片以及堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括：衬底，具有第一通孔孔洞；绝缘间层，形成在衬底上且在绝缘间层的外表面中具有第一键合焊盘、以及连接到第一通孔孔洞且暴露出第一键合焊盘的第二通孔孔洞；以及插塞结构，在第一通孔孔洞及第二通孔孔洞内被形成为连接到第一键合焊盘。第二半导体芯片包括第二键合焊盘，第二键合焊盘键合到从第一半导体芯片的衬底的表面暴露出的插塞结构。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.036 seconds)
