-
公开(公告)号：CN103086317B
公开(公告)日：2016-04-06
申请号：CN201210429745.0
申请日：2012-10-31
Applicant: 索尼公司 , 索尼信息技术股份有限公司
IPC: B81C1/00
CPC classification number: B81C3/001 , B29C65/4895 , B81B2201/058 , B81C2201/019 , B81C2203/037
Abstract: 本发明涉及基板层的融合方法和装置及微流体芯片的制造方法。提供的基板层的融合方法，包括：使用对树脂具有溶解性的有机溶剂处理由树脂制成的基板层的接合面；以及在低于树脂的玻璃化转变温度或软化点温度下加热经处理的基板层，并压接加热的基板层。
-
公开(公告)号：CN105384141A
公开(公告)日：2016-03-09
申请号：CN201510553886.7
申请日：2015-09-02
Applicant: 英飞凌科技股份有限公司
CPC classification number: B81C1/00182 , B81C2201/019
Abstract: 本发明涉及MEMS器件和制造MEMS器件的方法。一种用于制造MEMS器件的方法包括形成半导体层堆叠，该半导体层堆叠至少包括第一单晶半导体层、第二单晶半导体层和第三单晶半导体层，该第二单晶半导体层在第一和第三单晶半导体层之间形成。第二单晶半导体层的半导体材料与第一和第三单晶半导体层的半导体材料不同。在形成半导体层堆叠之后，第一和第三单晶半导体层中的每个的至少部分同时被刻蚀。
-
公开(公告)号：CN102741979B
公开(公告)日：2015-07-29
申请号：CN201180005859.6
申请日：2011-01-10
Applicant: 艾尔默斯半导体股份公司
Inventor： 迈克尔·德勒
CPC classification number: B81C1/00158 , B81B3/0018 , B81B3/0021 , B81B3/007 , B81B3/0072 , B81B3/0081 , B81B2201/0235 , B81B2201/0264 , B81B2203/0127 , B81C1/00626 , B81C99/0035 , B81C2201/019 , G01L9/0047 , H01L29/4916 , H01L29/84
Abstract: 一种微机电半导体器件，设置有：半导体衬底(4，5)，半导体材料构成的、能够可逆变形的弯曲元件(8a)，以及对机械应力敏感的至少一个晶体管，其构建为弯曲元件(8a)中的集成部件。晶体管设置在引入弯曲元件(8a)中的、第一导电类型的半导体材料构成的、注入的有源区阱(78a)中。在有源区阱(78a)中构建有两个彼此间隔的、第二导电类型的半导体材料构成的、注入的漏极区和源极区(79，80)，沟道区在所述漏极区和源极区之间延伸。第二导电类型的半导体材料构成的、注入的馈电线朝向漏极区和源极区(79，80)引导。有源区阱(78a)的上侧被栅极氧化物(81a)覆盖。在沟道区的区域中在栅极氧化物(81a)上有多晶硅构成的栅电极(81)，同样由多晶硅构成的馈电线引导至该栅电极。
-
公开(公告)号：CN104359874A
公开(公告)日：2015-02-18
申请号：CN201410462892.7
申请日：2009-06-05
Applicant: 博纳基因技术有限公司
Inventor： 曹涵 , 迈克尔·D·奥斯汀 , 帕里克希特·A·德什潘德 , 马克·昆克尔 , 阿列克谢·Y·沙罗诺夫 , 迈克尔·科切尔斯皮尔格
IPC: G01N21/64
CPC classification number: B81C1/00119 , B01L3/502761 , B01L2200/0663 , B01L2200/0689 , B01L2200/10 , B01L2300/0816 , B01L2300/0851 , B01L2300/0858 , B01L2300/0864 , B01L2300/0887 , B01L2300/168 , B01L2400/0415 , B01L2400/043 , B01L2400/0442 , B01L2400/0487 , B01L2400/086 , B81B2201/058 , B81C2201/019 , G01N2021/0346 , G01N2021/6439 , Y10T29/4981
Abstract: 本发明涉及集成分析装置及相关制造方法和分析技术。本发明提供了具有大尺度和纳米尺度尺寸的部件的集成分析装置，以及具有降低的背景信号并减少了置于装置内的荧光团淬灭的装置。还提供了制造这些装置和使用这些装置的相关方法。
-
公开(公告)号：CN102160177B
公开(公告)日：2015-01-21
申请号：CN200980136263.2
申请日：2009-09-15
Applicant: 国立大学法人东京大学
Inventor： 大场隆之
IPC: H01L25/065 , H01L21/3205 , H01L23/52 , H01L25/07 , H01L25/18
CPC classification number: H01L21/76898 , B81B2207/07 , B81C1/00238 , B81C2201/019 , B81C2203/0792 , H01L23/481 , H01L24/92 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L2221/68345 , H01L2221/68377 , H01L2224/13009 , H01L2224/16145 , H01L2224/32145 , H01L2224/83005 , H01L2224/8385 , H01L2224/9202 , H01L2225/06541 , H01L2225/06589 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01024 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10252 , H01L2924/10253 , H01L2924/14 , H01L2924/1461 , H01L2924/15788 , H01L2924/00014 , H01L2924/00
Abstract: 本发明的半导体装置的制造方法，将形成有多个半导体芯片的半导体基板进行层叠，半导体芯片在主面一侧具有半导体集成电路，将构成不同层的半导体基板的半导体芯片之间进行连接以传递信号，然后对半导体芯片部分进行切片，其特征在于，包含：第一工序，准备第一半导体基板和第二半导体基板；第二工序，对第二半导体基板进行薄型化；第三工序，将进行了薄型化的第二半导体基板的主面的相反面通过绝缘层黏接在第一半导体基板的主面；第四工序，在进行了薄型化的第二半导体基板上形成过孔，过孔从第二半导体基板的主面贯通到主面的相反面；第五工序，通过过孔形成连接部，以在第一半导体基板的半导体芯片和第二半导体基板的半导体芯片之间传递信号。
-
Patent Agency Ranking
公开(公告)号：CN104144745A
公开(公告)日：2014-11-12
申请号：CN201280067649.4
申请日：2012-11-30
Applicant: 康宁股份有限公司
Inventor： T·L·A·达努克斯 , S·M·F·格瑞梅茨 , O·洛贝特 , R·唐古
CPC classification number: B01J19/32 , B01J19/0093 , B01J2219/00786 , B01J2219/00806 , B01J2219/00808 , B01J2219/00824 , B01J2219/00831 , B01J2219/32213 , B01J2219/32275 , B01J2219/32425 , B01J2219/32441 , B01J2219/328 , B23P19/10 , B81B2201/058 , B81C3/001 , B81C2201/019 , C03B23/245 , C03C3/091 , C03C27/00 , Y10T29/49904
Abstract: 本发明提供一种流体模块的组装堆叠件，包括组装成堆叠构造的至少第一和第二流体模块。第一流体模块具有第一和第二主平坦表面并封围第一流体通道，第一流体通道从第一通道入口向第一通道出口延伸穿过其中，第一通道出口位于第一流体模块的第二主平坦表面上。第二流体模块也具有第一和第二主平坦表面并封围第二流体通道，第二流体通道从第二通道入口向第二通道出口延伸穿过其中，第二通道入口位于第二流体模块的第一主平坦表面上。第一流体模块的第二主平坦表面与第二流体模块的第一主平坦表面间隔开并通过融合于其间的至少三个分开的玻璃或玻璃-陶瓷垫结合在一起，且至少三个垫包括没有通孔的至少一个垫和具有通孔的至少一个垫，通孔形成第一流体通道与第二流体通道之间的密封流体互连。还公开了一种形成组装堆叠件的方法。
-
公开(公告)号：CN104066676A
公开(公告)日：2014-09-24
申请号：CN201280052704.2
申请日：2012-10-26
Applicant: 大陆汽车系统公司
IPC: B81B7/00
CPC classification number: B81B7/0048 , B81B2201/0264 , B81B2203/0109 , B81C2201/019 , B81C2203/032 , G01L19/147 , H01L2224/29188 , H01L2924/10155
Abstract: 一种半导体芯片通过玻璃烧料层被附接到衬底。可能在烧制玻璃烧料期间被困在所述芯片和所述玻璃烧料层之间的气体可以逃逸穿过由形貌形成靠着所述芯片的底部表面的通道，所述形貌延伸远离并基本上正交于所述芯片的底部。
-
公开(公告)号：CN101553425B
公开(公告)日：2013-01-16
申请号：CN200780038947.X
申请日：2007-10-18
Applicant: 惠普开发有限公司
CPC classification number: B81C1/00253 , B81B2201/0235 , B81B2203/051 , B81B2203/053 , B81C1/00142 , B81C3/004 , B81C2201/019 , B81C2203/058
Abstract: 本发明公开了一种形成微机电系统(MEMS)换能器的示范性系统和方法。根据本文公开的一个示范性实施例，该MEMS换能器由两个晶片形成，并且消除了检测质量和挠性件的厚度的相互影响，从而允许它们被独立设计。此外，本示范性系统和方法刻蚀晶片的两侧以限定检测质量和挠性件，从而允许光学对准顶部和底部晶片。
-
公开(公告)号：CN102757010A
公开(公告)日：2012-10-31
申请号：CN201210182189.1
申请日：2012-04-20
Applicant: 特罗尼克斯微系统有限公司
CPC classification number: B81B7/0064 , B81B2201/0235 , B81C2201/019 , B81C2203/036
Abstract: 一种微机电系统(MEMS)装置，包括至少两个基板(5，6)和在MEMS层中的至少一个可移动结构(3.1，3.2)。所述可移动结构布置在腔体(8.1，8.2)中，所述腔体被封装在该至少两个基板(5，6，7)之间。导电框架(1)围绕所述可移动结构(3.1，3.2)且被布置在两个基板(5，6)的界面处。框架(1)与所述可移动结构(3.1，3.2)电分离，且通过至少第一和第二导电连接(13.1，13.2，13.3；14)分别电连接到所述第一(5)和第二基板(6)。框架(1)可以具有不大于150μm、优选不大于50μm的宽度(w)。第一导电连接位于框架(1)和第一基板(5)之间的界面平面处。第二导电连接是被施加在框架(1)的外周边和第二基板(6)的外周面(15)的层(14)。
-
公开(公告)号：CN102556939A
公开(公告)日：2012-07-11
申请号：CN201110462085.1
申请日：2011-11-23
Applicant: 霍尼韦尔国际公司
CPC classification number: H01L29/84 , B81B7/0032 , B81B7/0038 , B81B7/0074 , B81B7/0077 , B81B2201/0235 , B81B2201/0242 , B81B2201/025 , B81C2201/019 , H01L2224/48091 , H01L2924/00014
Abstract: 本发明涉及用于三层芯片级MEMS器件的系统和方法。提供了一种用于微机电系统(MEMS)器件的系统和方法。在一实施例中，系统包括第一外部层和包括第一组MEMS器件的第一器件层，其中第一器件层接合到第一外部层。系统还包括第二外部层和包括第二组MEMS器件的第二器件层，其中第二器件层接合到第二外部层。此外，系统包括具有第一侧和与第一侧相对的第二侧的中央层，其中第一侧接合到第一器件层且第二侧接合到第二器件层。
-
-
-
-
-
-
-
-
-
Search Results
174
records
(took 0.022 seconds)
