具有集成的肖特基结的SiC功率半导体器件

    公开(公告)号:CN111200022B

    公开(公告)日:2023-01-13

    申请号:CN201911119708.8

    申请日:2019-11-15

    Abstract: 本发明公开了具有集成的肖特基结的SiC功率半导体器件。提供了SiC器件和对应的制造方法的实施例。在一些实施例中,SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及与在其他栅极沟槽的底部处的SiC材料一起形成的非线性结。在其他实施例中,SiC器件具有在栅极沟槽的底部处并且被布置成行的屏蔽区,所述行在与沟槽的纵向延伸横切的方向上延伸。在又其他实施例中,SiC器件具有屏蔽区和非线性结,并且其中屏蔽区被布置成行,所述行在与沟槽的纵向延伸横切的方向上延伸。

    包括掩埋层的半导体器件

    公开(公告)号:CN108470763B

    公开(公告)日:2022-01-14

    申请号:CN201810155053.9

    申请日:2018-02-23

    Abstract: 公开了包括掩埋层的半导体器件。一种半导体器件包括第一导电类型的半导体衬底。第二导电类型的第一半导体层在半导体衬底上。第二导电类型的掩埋半导体层在第一半导体层上。第二导电类型的第二半导体层在掩埋半导体层上。沟槽延伸通过第二半导体层、掩埋半导体层以及第一半导体层的每个进入到半导体衬底中。绝缘结构衬垫沟槽的壁。进一步地,导电填充物在沟槽中,并且在沟槽的底部处电耦合到半导体衬底。

    具有集成的肖特基结的SiC功率半导体器件

    公开(公告)号:CN111200022A

    公开(公告)日:2020-05-26

    申请号:CN201911119708.8

    申请日:2019-11-15

    Abstract: 本发明公开了具有集成的肖特基结的SiC功率半导体器件。提供了SiC器件和对应的制造方法的实施例。在一些实施例中,SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及与在其他栅极沟槽的底部处的SiC材料一起形成的非线性结。在其他实施例中,SiC器件具有在栅极沟槽的底部处并且被布置成行的屏蔽区,所述行在与沟槽的纵向延伸横切的方向上延伸。在又其他实施例中,SiC器件具有屏蔽区和非线性结,并且其中屏蔽区被布置成行,所述行在与沟槽的纵向延伸横切的方向上延伸。

    碳化硅半导体器件和用于制造碳化硅半导体器件的方法

    公开(公告)号:CN110176497A

    公开(公告)日:2019-08-27

    申请号:CN201910129728.7

    申请日:2019-02-21

    Inventor: A.迈泽 R.鲁普

    Abstract: 本发明涉及一种半导体器件,其具有用碳化硅形成的半导体本体(100),所述半导体本体具有源区(110)、电流分布区(137)和体区(120)。所述体区(120)沿着水平的第一方向(191)布置在所述源区(110)和所述电流分布区(137)之间并且与所述电流分布区(137)构成第一pn结(pn1)并且与所述源区(110)构成第二pn结(pn2)。栅极结构(150)从半导体本体(100)的第一表面(101)延伸到所述体区(120)中。在所述体区(120)和半导体本体(100)的与第一表面(101)相对的第二表面(102)之间构造有电荷补偿结构(180)。

    MEMS器件和制造MEMS器件的方法

    公开(公告)号:CN105384141A

    公开(公告)日:2016-03-09

    申请号:CN201510553886.7

    申请日:2015-09-02

    CPC classification number: B81C1/00182 B81C2201/019

    Abstract: 本发明涉及MEMS器件和制造MEMS器件的方法。一种用于制造MEMS器件的方法包括形成半导体层堆叠,该半导体层堆叠至少包括第一单晶半导体层、第二单晶半导体层和第三单晶半导体层,该第二单晶半导体层在第一和第三单晶半导体层之间形成。第二单晶半导体层的半导体材料与第一和第三单晶半导体层的半导体材料不同。在形成半导体层堆叠之后,第一和第三单晶半导体层中的每个的至少部分同时被刻蚀。

Patent Agency Ranking