-
公开(公告)号：CN104900257A
公开(公告)日：2015-09-09
申请号：CN201410745285.1
申请日：2014-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , H01L27/11
CPC classification number: G11C11/419 , G11C5/025 , G11C5/063 , G11C7/1075 , G11C7/1096 , G11C8/16 , G11C11/40 , G11C11/412 , G11C11/413 , G11C11/418 , H01L21/768 , H01L23/5226 , H01L25/0657 , H01L25/50 , H01L27/0688 , H01L27/11 , H01L27/1104 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种三维双端口位单元，其通常包括锁存器中设置在第一堆积层上的第一部分，其中，第一部分包括多个第一端口元件。锁存器的第二部分设置在第二堆积层上，第二堆积层使用至少一个通孔与第一堆积层垂直堆叠，其中，第二部分包括多个第二端口元件。本发明还提供了一种形成三维双端口位单元的方法。
-
公开(公告)号：CN104716140A
公开(公告)日：2015-06-17
申请号：CN201410060158.8
申请日：2014-02-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11
CPC classification number: H01L23/50 , H01L23/49811 , H01L23/49827 , H01L23/5226 , H01L23/528 , H01L23/53204 , H01L27/0203 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了在存储器MUX1布局中具有多层引脚的器件。一种集成电路（IC）存储器件，包括：第一导电层；电连接至第一导电层的第二导电层，第二导电层形成在第一导电层上方；与第二导电层间隔开的第三导电层，第三导电层形成在第二导电层上方；电连接至第三导电层的第四导电层，第四导电层形成在第三导电层上方；形成在第一导电层或第二导电层中并且电连接至第一导电层或第二导电层的2P2E引脚框；以及形成在第三导电层或第四导电层中并且电连接至第三导电层或第四导电层的1P1E引脚框。
-
公开(公告)号：CN102738065A
公开(公告)日：2012-10-17
申请号：CN201110232185.5
申请日：2011-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L27/02
CPC classification number: H01L27/1116 , H01L21/768 , H01L27/0207 , H01L27/11 , H01L2027/11887
Abstract: 一种用于形成字线解码器器件和具有字线解码器单元的其他器件的方法和布局，提供了使用非DPL光刻操作形成金属互连层，并且提供了使用下部金属层或中部金属层或者相邻引线材料缝合设置在末端的晶体管。可以将晶体管设置在纵向配置的字线解码器或者其他单元中或者附近，并且使用金属或引线材料连接的引线降低了晶体管之间的栅极电阻并且避免了RC信号延迟。本发明还公开了一种用于在半导体器件中形成器件单元的布局方案和方法。
-
公开(公告)号：CN101751976B
公开(公告)日：2012-09-19
申请号：CN200910203614.9
申请日：2009-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14 , G11C11/413 , G05F1/56
CPC classification number: G11C11/413 , G11C5/04 , G11C5/147
Abstract: 本发明涉及一种集成电路结构及应用该结构的芯片组。所述集成电路结构包括存储器。该存储器包括了第一内存宏和第二内存宏，第二内存宏和第一内存宏是相同的。第一电源模块被连接到第一内存宏且用于为第一内存宏提供一个稳定电压。第一电源模块具有一个第一输入和一个第一输出。第二电源模块被连接到第二内存宏且用于为第二内存宏提供一个稳定电压，该第二电源模块和第一电源模块是基本相同的。第二电源模块具有一个第二输入和一个第二输出。第一输入和第二输入是相连的。第一输出和第二输出是相连的。
-
公开(公告)号：CN1862702B
公开(公告)日：2012-07-18
申请号：CN200610078210.8
申请日：2006-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/401
Abstract: 本发明提供一种存储器系统及只读存储器系统，用以缩短存储单元的存取时间。上述存储器系统包括：至少一存储单元、至少一位线放电次系统，具有至少一放电模组，每个放电模组耦接至位线，而位线又耦接至至少一存储单元，用以在放电控制信号触发时，将位线降低一电压电平；至少一感测放大器，耦接至位线，用以在选取的存储单元中决定所要储存的数据；以及至少一锁存模组，用以在锁存致能信号触发时，储存由感测放大器决定所要储存的数据。其中放电控制信号在锁存致能信号触发之前被触发，以便降低位线的电压电平而加速数据的读取。本发明可缩短存储单元的存取时间。
-
Patent Agency Ranking
公开(公告)号：CN102340285A
公开(公告)日：2012-02-01
申请号：CN201110068092.3
申请日：2011-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H03F3/45
Abstract: 本发明公开了一种用以产生与放大差动信号的电路与方法。关于电路的一些实施例包含：第一左晶体管，其具有第一左汲极、第一左闸极和第一左源极；第二左晶体管，其具有第二左汲极、第二左闸极、和第二左源极；第三左晶体管，其具有第三左汲极、第三左闸极和第三左源极；第一右晶体管，其具有第一右汲极、第一右闸极和第一右源极；第二右晶体管，其具有第二右汲极、第二右闸极和第二右源极；第三右晶体管，其具有第三右汲极、第三右闸极和第三右源极；左节点，其是电性耦接第一左汲极、第二左汲极、第二左闸极、第三右闸极和第三左汲极；以及右节点，其是电性耦接第一右汲极、第二右汲极、第二右闸极、第三左闸极和第三右汲极。
-
公开(公告)号：CN101587741B
公开(公告)日：2011-12-07
申请号：CN200910134149.8
申请日：2009-04-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/18 , G11C11/413
Abstract: 一种字线追踪系统，包括行空白的存储器单元、自我时序产生器、电压至电流转换器、电流至电压转换器与线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相同的结构，并包括具有相对的第一末端与第二末端的空白字线，其中第一末端耦接至空白字线驱动器。自我时序产生器用以接收时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号同步的脉冲信号，以及具有第一端点用以接收反馈信号并用以决定脉冲信号的下降沿。电压至电流转换器耦接至第二末端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电流至电压转换器。本发明可有效解决现有技术存在的问题，在字线的远端仍可维持适当的脉冲宽度，不会最后造成功能失效。
-
公开(公告)号：CN101866688A
公开(公告)日：2010-10-20
申请号：CN201010164146.1
申请日：2010-04-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4193 , H01L27/02
CPC classification number: H01L27/1104 , G11C11/419
Abstract: 本发明公开了一种维持器、集成电路及存取方法，该维持器适用于一集成电路。上述维持器包括一第一晶体管以及一第二晶体管。上述第一晶体管具有一第一栅极耦接于一反相器的一输出端。上述第二晶体管以串联方式耦接于上述第一晶体管。上述第二晶体管具有一第二栅极耦接于上述反相器的一输入端。本发明可以解决传统维持器的在感测电路的输出端引起从低至高电压状态的转变延迟的问题。
-
公开(公告)号：CN101859600A
公开(公告)日：2010-10-13
申请号：CN201010155572.9
申请日：2010-04-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/413 , G11C5/063
Abstract: 本发明公开了一种集成电路结构，包括：一有源电源供应线；一数据保持电源供应线；以及一存储器宏，连接至该有源电源供应线与该数据保持电源供应线，该存储器宏包括：一存储器晶格阵列；以及一开关，用以切换该存储器晶格阵列，而使其连接至该有源电源供应线，或使其连接至该数据保持电源供应线，其中该数据保持电源供应线位于该存储器宏的外部。本发明的存储器可在不牺牲其数据保持力的同时降低漏电流，也不会造成芯片面积上的空间浪费。
-
公开(公告)号：CN101751976A
公开(公告)日：2010-06-23
申请号：CN200910203614.9
申请日：2009-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14 , G11C11/413 , G05F1/56
CPC classification number: G11C11/413 , G11C5/04 , G11C5/147
Abstract: 本发明涉及一种集成电路结构及应用该结构的芯片组。所述集成电路结构包括存储器。该存储器包括了第一内存宏和第二内存宏，第二内存宏和第一内存宏是相同的。第一电源模块被连接到第一内存宏且用于为第一内存宏提供一个稳定电压。第一电源模块具有一个第一输入和一个第一输出。第二电源模块被连接到第二内存宏且用于为第二内存宏提供一个稳定电压，该第二电源模块和第一电源模块是基本相同的。第二电源模块具有一个第二输入和一个第二输出。第一输入和第二输入是相连的。第一输出和第二输出是相连的。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.033 seconds)
