-
公开(公告)号：CN102117651A
公开(公告)日：2011-07-06
申请号：CN201010196921.1
申请日：2010-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/063 , G11C11/412 , G11C11/413
Abstract: 本发明提供一种静态随机存取存储器电路与双端口静态随机存取存储单元阵列，该静态随机存取存储器电路包括至少一静态随机存取存储单元阵列，而静态随机存取存储单元阵列包括多列和多行，并且列和行的交点均具有一静态随机存取存储单元。其中每一个上述静态随机存取存储单元具有一第一字线和一第二字线，第一字线连接至一第一耦合噪声限制电路，并且第一耦合噪声限制电路包括具有一第一NMOS场效应晶体管和一第一PMOS场效应晶体管的一第一反向器以及一第二NMOS场效应晶体管。本发明可大幅地降低介于所选择字线与其相邻未选择字线之间的反射噪声。
-
公开(公告)号：CN101425332A
公开(公告)日：2009-05-06
申请号：CN200810174226.8
申请日：2008-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C11/412 , H01L27/1104
Abstract: 本发明提出一种具有增强的读/写操作的SRAM器件，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和全局位线和全局互补位线，该全局位线和全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组中的数据节点进行存取，其中，在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
-
公开(公告)号：CN101339804A
公开(公告)日：2009-01-07
申请号：CN200710166696.5
申请日：2007-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/418 , G11C8/08
Abstract: 集成电路、静态随机存取存储电路与存储器电路控制方法。提供一种双阶段字线脉冲的电路与方法，用以改善SRAM存储器存取周期的操作容限。提供第一与第二时序电路以及字线电压抑制电路，用以根据第一与第二时序电路在字线脉冲的第一阶段减少使能字线上的电压，并且在字线脉冲的第二阶段允许使能字线上的电压上升至未被抑制的电压。第一与第二时序电路观察字线上电压的放电，并且当位线放电至通过特定临界值时提供控制信号使能，这些信号控制电压抑制电路，因此可改进SRAM的操作容限。本说明书将提供使用双接段字线脉冲操作SRAM的方法与电路。本发明能同时改进SRAM的读取与写入周期的容限。
-
公开(公告)号：CN117040523A
公开(公告)日：2023-11-10
申请号：CN202310759064.9
申请日：2023-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175 , H03K19/00 , H03K17/687
Abstract: 一种电压供应选择电路，包括控制电路，控制电路被配置为接收在第一电压域内转换的选择信号；以及基于选择信号生成在不同于第一电压域的第二电压域内转换的第一控制信号。电压供应选择电路还包括开关电路，开关电路可操作地耦接到控制电路并且包括第一头部晶体管，第一头部晶体管耦接到在第二电压域内转换的第一电压供应并且由第一控制信号选通；以及第二头部晶体管，耦接到在第一电压域内转换的第二电压供应，并且由与第一控制信号逻辑反相的第二控制信号选通。第一头部晶体管和第二头部晶体管互补地导通，以便提供等于第一电压供应或第二电压供应的输出电压。本申请的实施例还公开了一种选择电压供应的方法。
-
公开(公告)号：CN110830028B
公开(公告)日：2023-06-23
申请号：CN201910609307.4
申请日：2019-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185 , G11C11/412
Abstract: 电平转换器被配置为接收第一电压域的输入信号并输出第二电压域的输出信号。输入端子被配置为接收第一电压域的输入信号。第一感测电路被配置为将输入信号从第一电压域转换为第二电压域，并且第二感测电路被配置为将输入信号从第一电压域转换为第二电压域。使能电路被配置为响应于使能信号而使相应的第一和第二输出端子处的第一和第二输出信号的电压电平均衡。第一和第二感测电路被配置为响应于使能信号和输入信号而在第一和第二输出端子处输出第二电压域的互补输出信号。本发明的一些实施例还提供了电平转换方法和电平转换系统。
-
Patent Agency Ranking
公开(公告)号：CN109427391B
公开(公告)日：2022-09-20
申请号：CN201810934636.1
申请日：2018-08-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 赛赫尔·普列特·辛格 , 陈炎辉 , 廖宏仁
IPC: G11C11/419
Abstract: 一种半导体存储器件包括布置为多行和多列的存储器单元阵列，其中，每个存储器单元包括多个位单元晶体管。半导体存储器件还包括多个写入辅助电路，包括位于存储器单元阵列的每列内的一个或多个写入辅助电路，每个写入辅助电路配置为向同一列内的存储器单元提供核心电压并且在写入操作期间降低核心电压。存储器单元阵列和多个写入辅助电路具有共同的半导体布局。本发明的实施例还提供了用于半导体存储器件的写入辅助电路和半导体存储器件的控制方法。
-
公开(公告)号：CN114725110A
公开(公告)日：2022-07-08
申请号：CN202210211488.7
申请日：2022-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244 , H01L21/8238
Abstract: 本公开涉及用于形成SRAM存储单元结构的半导体器件和方法。一种装置包括存储单元。存储单元中的第一存储单元包括布置在第一掺杂区域中的第一写入端口和布置在第二掺杂区域中的第一读取端口。第一读取端口通过存储单元中的第二存储单元的第二写入端口与第一写入端口分开。
-
公开(公告)号：CN110729299B
公开(公告)日：2022-04-19
申请号：CN201910639473.9
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11563 , H01L27/11568
Abstract: 存储器单元包括第一和第二上拉晶体管、第一和第二传输门晶体管和金属接触件。第一上拉晶体管具有在第一方向上延伸的第一有源区域。第一传输门晶体管具有在第一方向上延伸的第二有源区域，并且第二有源区域在第二方向上与第一有源区域分隔开。第二有源区域与第一有源区域相邻。第二传输门晶体管耦合至第二上拉晶体管。金属接触件在第二方向上延伸，并且从第一有源区域延伸至第二有源区域。金属接触件耦合第一上拉晶体管和第一传输门晶体管的漏极。第一和第二传输门晶体管以及第一和第二上拉晶体管是四晶体管存储器单元的部分。本发明的实施例还涉及形成存储器电路的方法。
-
公开(公告)号：CN113851165A
公开(公告)日：2021-12-28
申请号：CN202110163292.0
申请日：2021-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文关于一种存储系统及操作存储系统的方法，存储系统包括单位储存电路。单位储存电路中每一个邻接单位储存电路中邻近的一个。单位储存电路中每一个包括第一存储单元群组；第二存储单元群组；第一子字元线驱动器，其用来经由沿一方向延伸的第一子字元线将第一控制信号施加至第一存储单元群组；以及第二子字元线驱动器，其用来经由沿该方向延伸的第二子字元线将第二控制信号施加至第二存储单元群组。存储系统包括共用字元线驱动器，共用字元线驱动器邻接单位储存电路中的一个且用以经由沿该方向延伸的字元线将共用控制信号施加至单位储存电路。
-
公开(公告)号：CN113190071A
公开(公告)日：2021-07-30
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.038 seconds)
