-
公开(公告)号：CN119545813A
公开(公告)日：2025-02-28
申请号：CN202411486801.3
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种与多晶硅发射极工艺兼容的低温度系数多晶硅电阻制备方法，1、外延片（4）上向外延基区注入硼离子，淀积多晶硅薄膜；2、多晶硅薄膜上淀积介质层（9），向多晶硅薄膜注入砷杂质形成多晶硅发射区（11）；3、注入磷杂质和硼杂质形成多晶硅电阻（13）和多晶硅电阻（14），4、光刻多晶硅层形成多晶硅发射极（12）、多晶硅电阻（13）、多晶硅电阻（14）；5、淀积PSG介质层（15），刻蚀出对应的接触孔淀积金属，刻蚀形成金属引线（16）。本发明实现了多晶硅发射极NPN晶体管与N型多晶硅电阻、P型低温度系数的多晶硅电阻工艺集成，P型多晶硅电阻在‑55℃~+125℃温度范围内，电阻率温度系数为3.18 ppm/℃。
-
公开(公告)号：CN118969713A
公开(公告)日：2024-11-15
申请号：CN202410989738.9
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明涉及一种基于键合工艺的互补双极器件结构，属于微机械电子领域。它包括衬底和位于衬底上的基层；基层表面设有介质层，基层中设有隔离结构，隔离结构将基层分为第一区域和第二区域；第一区域中设有N型埋层、P型基区、与N型埋层相连的N型集电区连接区以及位于P型基区中的N型发射区；第二区域中设有P型埋层、P阱、位于P阱中且与P型埋层相连的P型集电区连接区以及位于P阱中的N型基区、位于N型基区中的P型发射区；基层中还设有分别与器件的集电区、基区和发射区连接且外露于介质层的电极；基层为通过解键合工艺分离SOI硅片的衬底层后的结构。本发明使本器件结构和制作工艺更简单，提高了器件制备效率，降低了器件制造成本。
-
公开(公告)号：CN117558729A
公开(公告)日：2024-02-13
申请号：CN202311101991.8
申请日：2023-08-30
Applicant: 华东光电集成器件研究所
IPC: H01L27/088 , H01L27/098
Abstract: 本发明涉及一种JFET与MOSFET兼容的半导体器件结构，在N型衬底（1）上设置P+埋层（3）及N外延（2），一侧N外延中设置P阱（4）、P+隔离区（5）和N型NLDD轻掺杂区（13），一个轻掺杂区设有N型源区（17）、另一个设有N型漏区（18），P阱中设有P阱接触区（11），另一侧N型衬底设置P+埋层（3）及N外延（2），N外延内设有P+隔离区（20）以及P型沟道区（14），P型沟道区内设有两个源漏区（15）、顶栅区（16）和背栅（10），在上述结构的上面设有二氧化硅层（7）和氮化硅层（6）。本发明充分抑制消除寄生NPN管对电路功能的影响，具有双向监测特性，能够实现电流双向监测控制。
-
公开(公告)号：CN104267229A
公开(公告)日：2015-01-07
申请号：CN201410537738.1
申请日：2014-10-13
Applicant: 华东光电集成器件研究所
IPC: G01R15/00
Abstract: 本发明公开一种微电容测试连接装置，包括金属底座(1)，所述金属底座(1)顶面设有背面共地结构的共面波导(2)，共面波导(2)的导电金属带(4)上设有用于放置电容的卡槽(13)，导电金属带(4)的两端分别设有与电容测试仪连接的SMA接口；共面波导(2)及SMA接口的特征阻抗与电容测试仪的特征阻抗相匹配；共面波导及SMA接口的特征阻抗与电容测试仪器的特征阻抗相匹配，相当于把被测电容直接连接于电容测试仪的两个端口，消除了传统测试连接方法中，由于测量仪与被测电容之间接有不匹配连接线而引起的寄生电容与杂散电容，提高检测精度，适应各种微电容的连接测试。
-
公开(公告)号：CN106405362B
公开(公告)日：2018-12-04
申请号：CN201610722805.6
申请日：2016-08-25
Applicant: 华东光电集成器件研究所
IPC: G01R31/26
Abstract: 本发明公开一种雪崩二极管低频参数测试装置，包括底座，底座侧部设有四个BNC接头，底座上设有固定台，固定台内嵌设有下测试探针，下测试探针与固定台相互绝缘，下测试探针顶端设有用于容纳待测雪崩二极管的卡槽、底端设有两根测试线缆，两根测试线缆另一端分别与两个BNC接头相连；测试装置还包括支撑架与支撑臂，支撑臂一端与支撑架铰接、另一端设有上测试探针，上测试探针用于和待测雪崩二极管形成配合，上测试探针尾部也设有两根测试线缆，该两根测试线缆另一端分别与另外两个BNC接头相连；从而构成对雪崩二极管的开尔文接法，BNC接头可以很方便地与各类测试仪表相连接，从而对雪崩二极管进行低频电学参数的测试。
-
Patent Agency Ranking
公开(公告)号：CN119545814A
公开(公告)日：2025-02-28
申请号：CN202411486802.8
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
IPC: H10D1/47
Abstract: 本发明涉及一种U型电阻率温度特性的多晶硅电阻制作方法，1、在硅衬底（1）的氧化硅层上，采用LPCVD工艺淀积多晶硅薄膜（3），2、在多晶硅薄膜（3）上淀积TEOS介质层（4），进行RTA快速热退火；采用炉管工艺高温退火对多晶硅再结晶；3、光刻注入注入硼杂质形成P型多晶硅电阻（3‑1）；4、光刻刻蚀P型多晶硅电阻图形（3‑1）；5、在氧化硅层及P型多晶硅电阻上淀积介质层（7）。本发明制备的多晶硅电阻，在‑55℃~+125℃温度范围内，电阻率随温度的变化呈现U型特性，转折温度约为室温25℃，从‑55℃到+125℃温度范围的电阻率温度系数为3.18 ppm/℃，接近于0ppm/℃。
-
公开(公告)号：CN117198998A
公开(公告)日：2023-12-08
申请号：CN202311106467.X
申请日：2023-08-30
Applicant: 华东光电集成器件研究所
IPC: H01L21/8232 , G01R19/00
Abstract: 本发明涉及一种基于JFET器件的电流监测单元集成电路制造方法，在硅衬底（1）上生长硅外延层（4），硅外延层的一侧设有P型埋层（3）、另一侧设有P沟道区（16）；P型埋层中设有P阱（5）、P型场区（8）、NLDD2区（13）、轻掺杂区域NLDD1区（14）、PSUB区域（15），P沟道区中设有栅区（17）、源漏区（18）；二氧化硅层设有金属互联结构（19）与对应的器件连接。本发明在NMOSFET、PJFET器件下方均加工有P埋层，P阱的同阶段形成P隔离环，P埋层与P隔离环共同包围有源器件NMOSFET、PJFET，充分抑制寄生NPN管效应，消除寄生NPN管对电路功能的影响。
-
公开(公告)号：CN118969712A
公开(公告)日：2024-11-15
申请号：CN202410989737.4
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明涉及一种基于键合工艺的互补双极器件制备方法，属于微机械电子领域。该方法通过在SOI硅片顶层硅上进行注入和退火工艺形成N型和P型埋层，再把顶层硅一面与另一氧化后的硅片键合到一起，通过解键合去除原SOI硅片的衬底硅，这样在剩下的硅片就形成了带有埋层的SOI硅片，结合半导体制造技术和MEMS制造技术在没有使用外延工艺情况下就完成互补双极晶体管双埋层的制备；本方法整体上简化了工艺流程，提高制备效率。
-
公开(公告)号：CN118943205A
公开(公告)日：2024-11-12
申请号：CN202410989736.X
申请日：2024-07-23
Applicant: 华东光电集成器件研究所
IPC: H01L29/861 , H01L29/06 , H01L27/08
Abstract: 本发明涉及一种抗浪涌二极管器件结构，属于半导体技术领域。它包括由下到上依次设置的衬底、外延层和介质层，所述外延层中设有两个纵向PN结二极管，每个纵向PN结二极管均包括在外延层中由上到下依次相连二极管一区和二极管二区，每个二极管一区上端分别与外露出介质层的第一金属电极连通、每个二极管二区下端分别与位于衬底中的埋层相连接；在每个二极管一、二区周侧还设有连接区，连接区将内外侧体硅隔离且连接区与对应的二极管一、二区不接触，每个连接区上端共同与外露出介质层的第二金属电极相连接、下端分别与埋层相连接，在每个对应的连接区和埋层的外周侧设有隔离区。本发明具有击穿电压稳定、抗浪涌能力强、击穿后导通电阻低的特点。
-
公开(公告)号：CN117727783A
公开(公告)日：2024-03-19
申请号：CN202311560690.1
申请日：2023-11-22
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种低导通电阻MOSFET器件结构，属于半导体集成电路技术领域。它包括在MOSFET器件源胞周侧的衬底外延层上设有若干个包围MOSFET器件的环形导电沟道，每个环形导电沟通均包括在衬底的外延层上依次制备的栅氧化层和多晶硅栅，在外延层中通过离子注入形成阱区结构，阱区结构中通过离子注入及推进形成器件的有源区和高掺杂区，有源区和高掺杂区相互接壤，从有源区引出金属层，在衬底背面设有漏端。本发明基于成熟的MOSFET器件结构，通过环形导电沟道结构的引入，不改变工艺制备技术，提高器件的有效宽长比，降低器件的导通电阻，进而有利于降低器件的功耗，同时保证器件的击穿电压，栅漏电等参数满足要求。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.03 seconds)
