-
公开(公告)号：CN119479744A
公开(公告)日：2025-02-18
申请号：CN202411074637.5
申请日：2024-08-07
Applicant: 三星电子株式会社
Abstract: 本公开涉及存储器设备。一种示例存储器设备包括包含被配置为存储数据的存储器单元阵列以及包含多个反熔丝位线、多个反熔丝字线、多个编程晶体管的反熔丝单元阵列的存储器单元区域，该多个编程晶体管电耦合到多个反熔丝位线中的第一反熔丝位线并且彼此并联耦合。该存储器设备包括外围电路区域，该外围电路区域包括被配置为输出存储在多个编程晶体管中的一次性可编程(OTP)数据的反熔丝感测放大器。
-
公开(公告)号：CN108206033A
公开(公告)日：2018-06-26
申请号：CN201711074876.0
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: G11C5/06
CPC classification number: H01L23/5225 , G11C7/06 , G11C7/1057 , G11C11/4087 , G11C11/4091 , G11C11/4097 , H01L23/50 , H01L23/5226 , H01L23/5286 , H01L23/552 , H01L24/06 , H01L24/20 , H01L2224/02331 , H01L2224/02373 , H01L2224/02375 , H01L2224/02379 , H01L2224/02381 , H01L2224/04105 , H01L2224/06155 , H01L2224/06159 , H01L2224/12105 , H01L2924/18162 , H01L2924/3025 , G11C5/063
Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。
-
公开(公告)号：CN120018492A
公开(公告)日：2025-05-16
申请号：CN202411582345.2
申请日：2024-11-07
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括外围电路结构和单元阵列结构，单元阵列结构提供在外围电路结构上并包括多个单元阵列区和提供在多个单元阵列区之间的上外围区。单元阵列结构包括垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管。垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管中的每个具有沿与外围电路结构和单元阵列结构的布置方向平行的第三方向延伸的沟道。垂直单元晶体管设置在单元阵列区中并具有第一极性。第一垂直外围晶体管设置在上外围区中并具有第一极性。第二垂直外围晶体管设置在上外围区中并具有不同于第一极性的第二极性。
-
公开(公告)号：CN108206033B
公开(公告)日：2023-05-16
申请号：CN201711074876.0
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: G11C5/06
Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。
-
-
Patent Agency Ranking
公开(公告)号：CN119967807A
公开(公告)日：2025-05-09
申请号：CN202411567566.2
申请日：2024-11-05
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括第一半导体层和第二半导体层。第一半导体层包括存储器单元阵列。存储器单元阵列连接到多个字线和多个位线，并且包括存储正常数据的多个正常存储器单元和存储ECC数据的多个纠错码（ECC）存储器单元。第二半导体层相对于第一半导体层在竖直方向上安置，并且包括外围电路。外围电路控制存储器单元阵列，并且包括行解码器。第一半导体层中的安置多个ECC存储器单元的区的至少一部分与第二半导体层中的安置行解码器的区的至少一部分在平面图中重叠。
-
公开(公告)号：CN119170065A
公开(公告)日：2024-12-20
申请号：CN202410804045.8
申请日：2024-06-20
Applicant: 三星电子株式会社 , 延世大学校产学协力团
Abstract: 一种存储器件，包括：存储单元阵列，包括连接到位线的第一存储单元、以及连接到互补位线的第二存储单元；位线感测放大器，包括感测位线和感测互补位线；第一电荷传输晶体管，在位线和感测位线之间；第二电荷传输晶体管，在互补位线和感测互补位线之间；第一预充电晶体管，以第一预充电电压对位线和互补位线进行预充电；第二预充电晶体管，以第二预充电电压对感测位线和感测互补位线进行预充电；第一传输栅极晶体管，向第一电荷传输晶体管提供第一传输栅极电压；以及第二传输栅极晶体管，向第二电荷传输晶体管提供第二传输栅极电压。
-
公开(公告)号：CN109727631A
公开(公告)日：2019-05-07
申请号：CN201810722488.7
申请日：2018-06-29
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 一种存储设备，包括连接到第一位线、第一字线和第二字线的存储单元阵列，所述存储单元阵列包括第一存储单元和第二存储单元，所述第一存储单元连接在所述第一字线和第一位线之间，以及第二存储单元连接在第二字线和第一位线之间；第一字线驱动器，被配置为驱动所述第一字线；第二字线驱动器，被配置为驱动所述第二字线；以及测试管理器，被配置为驱动第二字线以改变第一位线的电容，并且在第一位线的电容改变之后，驱动第一字线以测试第一字线。
-
公开(公告)号：CN120018493A
公开(公告)日：2025-05-16
申请号：CN202411602570.8
申请日：2024-11-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本公开提供了一种半导体器件。所述半导体器件包括：顺序排列的第一连接区域、第一存储块区域和第二连接区域；第一外围电路区域，所述第一外围电路区域与所述第一存储块区域垂直地交叠；第一存储单元，其位于所述第一存储块区域中；第一字线，其穿越所述第一存储块区域延伸到所述第一连接区域和所述第二连接区域中，并且电连接到所述第一存储单元；第一子字线驱动器，其位于所述第一外围电路区域中；以及第一字线信号路径，其电连接所述第一字线和所述第一子字线驱动器。所述第一字线信号路径包括在所述第一连接区域中耦接到所述第一字线的至少一个第一布线接触和在所述第二连接区域中耦接到所述第一字线的至少一个第二布线接触。
-
公开(公告)号：CN117316207A
公开(公告)日：2023-12-29
申请号：CN202310265448.5
申请日：2023-03-13
Applicant: 三星电子株式会社
Abstract: 在感测放大器电路中，第一晶体管电连接在第一位线和第一节点之间，第一反相器包括连接至第一节点的第一输入端子和第一输出端子，并且第二反相器包括连接至第二节点的第二输入端子和第二输出端子。第二晶体管电连接在第一输出端子和第二节点之间，并且第三晶体管电连接在第二输出端子和第一节点之间。预充电电路在第一时间段期间将第一电压传输至第一节点和第二节点，并在第二时间段期间将高于第一电压的第二电压传输至第一节点和第二节点。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.064 seconds)
