知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

109 条记录 (耗时 0.029 秒)

    SELF-ALIGNED SEMICONDUCTOR FABRICATION WITH FOSSE FEATURES
    9.
    发明申请
    SELF-ALIGNED SEMICONDUCTOR FABRICATION WITH FOSSE FEATURES 审中-公开
    具有FOSSE特性的自对准半导体制造

    公开(公告)号：US20160284591A1

    公开(公告)日：2016-09-29

    申请号：US15174699

    申请日：2016-06-06

    申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

    发明人： Shih-Ming Chang ,  Ken-Hsien Hsieh ,  Chih-Ming Lai ,  Ming-Feng Shieh ,  Ru-Gun Liu ,  Tsai-Sheng Gau

    IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

    CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32133 ,  H01L21/32139 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/5283

    摘要： The present disclosure describes methods for transferring a desired layout into a target layer on a semiconductor substrate. An embodiment of the methods includes forming a first desired layout feature as a first line over the target layer; forming a spacer around the first line; depositing a spacer-surrounding material layer; removing the spacer to form a fosse pattern trench surrounding the first line; and transferring the fosse pattern trench into the target layer to form a fosse feature trench in the target layer, wherein the fosse feature trench surrounds a first portion of the target layer that is underneath a protection layer. In some embodiments, the method further includes patterning a second desired layout feature of the desired layout into the target layer wherein the fosse feature trench and the protection layer serve to self-align the second desired layout feature with the first portion of the target layer.

    摘要翻译： 本公开描述了将期望的布局转移到半导体衬底上的目标层中的方法。 所述方法的一个实施例包括在目标层上形成第一期望布局特征作为第一行; 在第一条线周围形成间隔物; 沉积间隔物周围的材料层; 去除所述间隔物以形成围绕所述第一线的顶点图案沟槽; 以及将所述花纹图案沟槽转移到所述目标层中，以在所述目标层中形成顶点特征沟槽，其中所述特征沟槽围绕所述目标层的位于保护层下方的第一部分。 在一些实施例中，该方法还包括将期望布局的第二所需布局特征图案化成目标层，其中，所述优点特征沟槽和所述保护层用于使所述第二期望布局特征与所述目标层的所述第一部分自对准。

    Fin patterning methods for increased process margin
    10.
    发明授权
    Fin patterning methods for increased process margin 有权
    翅片图案化方法增加工艺余量

    公开(公告)号：US09449880B1

    公开(公告)日：2016-09-20

    申请号：US14632979

    申请日：2015-02-26

    申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

    发明人： Chin-Yuan Tseng ,  Chi-Cheng Hung ,  Chun-Kuang Chen ,  Chih-Ming Lai ,  Huan-Just Lin ,  Ru-Gun Liu ,  Tsai-Sheng Gau ,  Wei-Liang Lin

    IPC分类号： H01L21/311 ,  H01L21/8234 ,  H01L29/66 ,  H01L21/308

    CPC分类号： H01L21/823431 ,  H01L21/3086 ,  H01L29/6653 ,  H01L29/6656

    摘要： A method for fabricating a semiconductor device includes forming a plurality of first spacers over a substrate. A second spacer of a plurality of second spacers is deposited on sidewalls of each first spacer. In some embodiments, a spacing between adjacent first spacers is configured such that second spacers formed on sidewalls of the adjacent first spacers physically merge to form a merged second spacer. A second spacer cut process may be performed to selectively remove at least one second spacer. In some embodiments, a third spacer of a plurality of third spacers is formed on sidewalls of each second spacer. A third spacer cut process may be performed to selectively remove at least one third spacer. A first etch process is performed on the substrate to form fin regions. The plurality of third spacers mask portions of the substrate during the first etch process.

    摘要翻译： 一种制造半导体器件的方法包括在衬底上形成多个第一间隔物。 多个第二间隔物的第二间隔物沉积在每个第一间隔物的侧壁上。 在一些实施例中，相邻的第一间隔件之间的间隔被配置为使得形成在相邻的第一间隔件的侧壁上的第二间隔物物理地合并以形成合并的第二间隔件。 可以执行第二间隔切割工艺以选择性地去除至少一个第二间隔物。 在一些实施例中，多个第三间隔件的第三间隔件形成在每个第二间隔件的侧壁上。 可以执行第三间隔切割工艺以选择性地去除至少一个第三间隔物。 在衬底上执行第一蚀刻工艺以形成鳍片区域。 在第一蚀刻工艺期间，多个第三间隔物掩盖衬底的部分。