-
公开(公告)号：CN109306478A
公开(公告)日：2019-02-05
申请号：CN201810838084.4
申请日：2018-07-26
Abstract: 本发明所涉及的片材(1)具备：树脂层(4)，包含粘结剂(2)和聚吡咯颗粒(3)；非电解镀膜(7)，被设置于树脂层(4)的一个主面(4a)侧并具有第1非电解镀膜(5)和第2非电解镀膜(6)；及透明基材(8)，被设置于树脂层(4)的另一个主面(4b)侧。聚吡咯颗粒(3)中的至少一部分具有从树脂层(4)的一个主面(4a)露出的露出面(3a)，露出面(3a)分散于树脂层(4)的一个主面(4a)上。第1非电解镀膜(5)以围绕聚吡咯颗粒(3)各自的露出面(3a)的方式被设置于树脂层(4)的一个主面(4a)上。第2非电解镀膜(6)以覆盖第1非电解镀膜(5)的方式被设置，第2非电解镀膜(6)的一个主面(6a)具备对应于第1非电解镀膜(5)的凹部(6r)。
-
公开(公告)号：CN109306478B
公开(公告)日：2021-08-03
申请号：CN201810838084.4
申请日：2018-07-26
Abstract: 本发明所涉及的片材(1)具备：树脂层(4)，包含粘结剂(2)和聚吡咯颗粒(3)；非电解镀膜(7)，被设置于树脂层(4)的一个主面(4a)侧并具有第1非电解镀膜(5)和第2非电解镀膜(6)；及透明基材(8)，被设置于树脂层(4)的另一个主面(4b)侧。聚吡咯颗粒(3)中的至少一部分具有从树脂层(4)的一个主面(4a)露出的露出面(3a)，露出面(3a)分散于树脂层(4)的一个主面(4a)上。第1非电解镀膜(5)以围绕聚吡咯颗粒(3)各自的露出面(3a)的方式被设置于树脂层(4)的一个主面(4a)上。第2非电解镀膜(6)以覆盖第1非电解镀膜(5)的方式被设置，第2非电解镀膜(6)的一个主面(6a)具备对应于第1非电解镀膜(5)的凹部(6r)。
-
公开(公告)号：CN108538824B
公开(公告)日：2021-08-17
申请号：CN201810171607.4
申请日：2018-03-01
Applicant: TDK株式会社
IPC: H01L25/065 , H01L21/60
Abstract: 本发明提供一种半导体芯片的制造方法，将具有基板、形成于基板上的导电部和形成于导电部的微凸起的半导体芯片层叠多片而得到半导体芯片。其中，具备在惰性气氛内使还原性气体流入配置有半导体芯片的空间内，并以微凸起的熔点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置有压力赋予部件。
-
公开(公告)号：CN108235570B
公开(公告)日：2020-08-04
申请号：CN201711352356.1
申请日：2017-12-15
Applicant: TDK株式会社
Abstract: 用于平面线圈的制造的配线部件(5B)具备：基材(10)、和形成于基材(10)上的平面线圈图案(11)。平面线圈图案(11)包含：具有一端(11a1)及另一端(11a2)的线圈配线部(11a)，将外部电源和线圈配线部(11a)的第一连接位置(P1)连接的供电配线部(11d)，将与第一连接位置(P1)相比更靠另一端(11a2)侧的线圈配线部(11a)的第二连接位置(P2)和与第二连接位置(P2)相比更靠一端(11a1)侧的线圈配线部(11a)的第三连接位置(P3)进行短路的连接配线部(11e)。平面线圈图案(11)的剖面结构具有形成于基材(10)上的基底树脂层(L0)和形成于基底树脂层(L0)上的导体层(LL)。
-
-
Patent Agency Ranking
公开(公告)号：CN102394174B
公开(公告)日：2015-11-25
申请号：CN201110197907.8
申请日：2011-07-11
Applicant: TDK株式会社
CPC classification number: H01G4/12 , H01F17/0013 , H01F27/292 , H01G4/005 , H01G4/232
Abstract: 本发明涉及一种陶瓷电子部件(100)，该陶瓷电子部件(100)具备埋设有含有金属成分的内部电极的陶瓷素体(1)、以分别覆盖内部电极露出的陶瓷素体的两端面(11)的方式设置的一对端子电极(3)；端子电极(3)从陶瓷素体(1)侧开始具有第1电极层和将导体生片烧成而形成的第2电极层，第2电极层含有从内部电极扩散的金属成分。
-
公开(公告)号：CN101373663A
公开(公告)日：2009-02-25
申请号：CN200810214008.2
申请日：2008-08-22
Applicant: TDK株式会社
CPC classification number: H01G4/232
Abstract: 本发明涉及一种电子部件的制造方法，其包括：形成大致长方体形状的具有端面(11、12)和侧面(13～16)的芯片素体(1)的工序(芯片素体的形成工序S1)；形成导电生片(31)的工序(导电生片的形成工序S2)；在芯片素体(1)的端面(11、12)上赋予导电膏(33)的工序(导电膏的涂布工序S3)；经由在芯片素体(1)的端面(11)上赋予的导电膏(33)将导电生片贴附到端面(11)上的工序(导电薄片的贴附工序S4)。在贴附工序S4中，导电生片(31)的侧面(13～16)侧的端面位于侧面(13～16)的外侧，在端面(11)上赋予的导电膏(33)被挤出到导电生片(31)和棱部(R13～R16)之间。
-
公开(公告)号：CN106057223B
公开(公告)日：2018-06-26
申请号：CN201610206445.4
申请日：2016-04-05
Applicant: TDK株式会社
IPC: G11B33/14
CPC classification number: G11B33/1426 , G11B17/00 , G11B25/043 , G11B33/1446 , G11B33/148
Abstract: 本发明涉及一种磁盘装置用整流部件，作为磁盘用整流部件的扰流器(40)具备与磁盘(10)相对配置的平板状的板部(41)和支撑该板部(41)的支撑部(42)，并且包含树脂制的主体部(401)和覆盖主体部(401)的表面整个面的金属镀层(402)。
-
公开(公告)号：CN107978589A
公开(公告)日：2018-05-01
申请号：CN201711008406.4
申请日：2017-10-25
Applicant: TDK株式会社
IPC: H01L23/552 , H01L23/29 , H01L21/56
CPC classification number: H01L23/552 , H01L21/288 , H01L21/32051 , H01L21/565 , H01L23/3121 , H01L24/32 , H01L24/48 , H01L24/73 , H01L2224/32225 , H01L2224/48091 , H01L2224/48106 , H01L2224/48227 , H01L2224/48472 , H01L2224/73265 , H01L2924/00014 , H01L2924/181 , H01L2224/45099 , H01L2924/00012 , H01L2224/29099 , H01L2924/00
Abstract: 本说明书中公开的电子部件模块具备电子部件、密封所述电子部件的密封树脂、覆盖所述密封树脂的表面的导电膜、覆盖所述导电膜的表面的保护膜。所述保护膜包含低反射层和保护层。所述低反射层不与导电膜相接。
-
公开(公告)号：CN101896036B
公开(公告)日：2012-08-29
申请号：CN201010250296.4
申请日：2005-09-16
Applicant: TDK株式会社
CPC classification number: H05K1/0265 , C25D5/022 , H05K3/0032 , H05K3/06 , H05K3/064 , H05K3/107 , H05K3/108 , H05K3/20 , H05K3/243 , H05K3/421 , H05K3/4652 , H05K2201/0355 , H05K2201/0376 , H05K2201/0394 , H05K2201/09036 , H05K2201/09563 , H05K2201/096 , H05K2201/09736 , H05K2203/0384 , H05K2203/0542 , H05K2203/1476 , Y10T428/24917
Abstract: 多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.033 seconds)
