半导体器件的制造方法和蚀刻设备

    公开(公告)号:CN101582376B

    公开(公告)日:2011-06-22

    申请号:CN200910137922.6

    申请日:2009-04-30

    Inventor: 小室雅宏

    CPC classification number: H01L21/308 H01L21/67069 Y10S438/944

    Abstract: 本发明提供一种半导体器件的制造方法和蚀刻设备。为了在去除在其上形成的硬掩模的过程中抑制将被蚀刻的层的周边部分被粗糙化,本发明的蚀刻设备具有处理室、电极、工作台和遮挡环,其中,处理室允许蚀刻气体被引入其中;电极布置在处理室中,并用于通过将蚀刻气体离化来产生等离子体;工作台布置在处理室中,在该工作台上放置衬底;遮挡环在其内周边缘具有不规则图案,并且被布置在处理室中且被放置在工作台(30)的上方,从而以非接触的方式覆盖衬底的周边部分和与周边部分相邻的内部区域。

    半导体装置及制造该半导体装置的方法

    公开(公告)号:CN101599477B

    公开(公告)日:2012-10-10

    申请号:CN200910146024.7

    申请日:2009-06-05

    Abstract: 本发明提供一种半导体装置及制造该半导体装置的方法。在该半导体装置中,贯通孔被形成在基板中,并且位于导电性图案下方。绝缘层位于贯通孔的底表面处。导电性图案位于基板的一个表面侧。位于贯通孔与导电性图案之间的绝缘层中形成开口图案,其中从开口图案的外周到贯通孔的中心轴的距离r3比贯通孔中的距离r1小。通过提供开口图案,在贯通孔的底表面处暴露导电性图案。凸块位于基板的背表面侧,并且与贯通电极一体地形成。

Patent Agency Ranking