-
公开(公告)号：CN109791932B
公开(公告)日：2023-08-04
申请号：CN201780058156.7
申请日：2017-08-30
Applicant: 桑迪士克科技有限责任公司
IPC: H10B43/27 , H01L29/788 , H01L29/792 , H10B43/35 , H10B43/10 , H10B41/27 , H10B41/35 , H10B41/10
Abstract: 本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
-
公开(公告)号：CN107810554B
公开(公告)日：2021-09-03
申请号：CN201680037025.6
申请日：2016-06-08
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11519 , H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 单片三维存储器器件包含含有位于基板上的多个存储器子区块的第一存储器区块。每个存储器子区块包含存储器堆叠体结构的集和交替层的横向围绕存储器堆叠体结构的集的部分。交替层包含绝缘层和导电层。相邻存储器子区块的对的第一部分沿第一水平方向由背侧接触通孔结构相互横向地间隔。交替层的子集在相邻存储器子区块的对的第二部分之间连续地延伸，穿过沿着第二水平方向横向地间隔开的背侧接触通孔结构的两个部分之间的电桥区域中的间隙，以在相邻存储器子区块的对之间提供连接部分。
-
公开(公告)号：CN110088905A
公开(公告)日：2019-08-02
申请号：CN201780062369.7
申请日：2017-09-07
Applicant: 桑迪士克科技有限责任公司
Inventor： J.余 , K.北村 , 张彤 , C.葛 , 张艳丽 , S.清水 , Y.笠木 , 小川裕之 , D.毛 , K.山口 , J.阿尔斯梅尔 , J.凯 , K.松本 , Y.正森
IPC: H01L27/11582 , H01L27/11573
Abstract: 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
-
公开(公告)号：CN109075175A
公开(公告)日：2018-12-21
申请号：CN201780026897.7
申请日：2017-02-21
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/1158 , H01L29/66 , H01L29/792 , H01L27/1157 , H01L27/11575 , H01L27/11573 , H01L27/11582
Abstract: 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。
-
公开(公告)号：CN108431956A
公开(公告)日：2018-08-21
申请号：CN201780004961.1
申请日：2017-02-10
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11575 , H01L27/11573 , H01L27/11582 , H01L27/11548 , H01L27/11556
CPC classification number: H01L21/76805 , G11C16/0483 , G11C16/08 , G11C16/24 , G11C16/26 , H01L21/76877 , H01L23/5226 , H01L23/5283 , H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 可以采用最少附加处理步骤形成延伸穿过三维存储器器件的多个层级结构的去往外围器件的接触。可以与形成第一存储器开口同时地形成穿过第一层级结构的第一外围通孔腔。可以与形成牺牲存储器开口填充结构同时地在第一外围通孔腔中形成牺牲通孔填充结构，该牺牲存储器开口填充结构形成在第一存储器开口中。可以与形成字线接触通孔腔同时地形成穿过第二层级结构的第二外围通孔腔，该字线接触通孔腔延伸到第一和第二层级结构中的导电层的顶表面。在移除牺牲通孔填充结构之后，第一和第二外围通孔腔可以填充有导电材料，以与形成字线接触通孔结构同时地形成外围接触通孔结构。
-
Patent Agency Ranking
公开(公告)号：CN108431955A
公开(公告)日：2018-08-21
申请号：CN201680076109.0
申请日：2016-12-16
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11575 , H01L27/11582 , H01L27/11573 , H01L27/11548 , H01L27/11556 , H01L27/11526
CPC classification number: H01L27/11582 , H01L23/535 , H01L27/11526 , H01L27/11548 , H01L27/11556 , H01L27/11573 , H01L27/11575 , H01L29/42328 , H01L29/42344
Abstract: 一种制造结构的方法包含：在衬底(9)之上形成包含绝缘层(42)和间隔体材料层(32)的处理中的交替堆叠体；通过将处理中的交替堆叠体划分为第一交替堆叠体(100，300)和第二交替堆叠体(200)来形成阶梯式表面的两个集合，第一交替堆叠体具有第一阶梯式表面，并且第二交替堆叠体具有第二阶梯式表面；穿过第一交替堆叠体(100)形成至少一个存储器堆叠体结构，至少一个存储器堆叠体结构中的每一个包含电荷储存区域、隧穿电介质和半导体沟道；用导电层(46)替代第一交替堆叠体中的绝缘层(42)的部分，同时在第二交替堆叠体中留下绝缘层的完整部分；以及穿过第二交替堆叠体形成接触通孔结构(84)以接触第二堆叠体下方的外围半导体器件。
-
公开(公告)号：CN108028223A
公开(公告)日：2018-05-11
申请号：CN201680049440.3
申请日：2016-06-09
Applicant: 桑迪士克科技有限责任公司
IPC: H01L21/768 , H01L27/11573 , H01L27/11582 , H01L29/788 , H01L27/11556 , H01L27/11575 , H01L23/522 , H01L27/24 , H01L23/528 , H01L27/1157 , H01L21/336 , H01L45/00 , H01L27/11524
CPC classification number: H01L23/528 , H01L21/768 , H01L21/76816 , H01L21/76877 , H01L23/5226 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L27/2454 , H01L27/2481 , H01L27/249 , H01L29/66666 , H01L29/7883 , H01L45/04 , H01L45/1226 , H01L45/146
Abstract: 多层级存储器器件形成在衬底之上，使得存储器堆叠体结构穿过每个层内的绝缘层和电气导电层的交替堆叠体延伸。位线形成在具有半导体沟道之上的漏极区域的下卧层和具有在半导体沟道之下的漏极区域的上覆盖层之间，使得位线在下卧层和上覆盖层之间共享。源极线可以形成在每个层之上，其中源极区域上覆盖于半导体沟道和漏极区域。如果另一个层存在于源极线之上，那么源极线可以在两个垂直邻近层之间共享。
-
公开(公告)号：CN107771356A
公开(公告)日：2018-03-06
申请号：CN201680036404.3
申请日：2016-06-09
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L21/02
CPC classification number: H01L27/11582 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L27/11556 , H01L27/11565 , H01L27/11573 , H01L27/11575
Abstract: 提供了一种制造存储器器件的方法，所述方法包括在半导体基板之上形成绝缘体层和间隔体材料层的第一交替堆叠体，蚀刻所述第一交替堆叠体以暴露单晶半导体材料，在所述单晶半导体材料上形成第一外延半导体基座，使得所述第一外延半导体基座与所述单晶半导体材料外延对齐，通过所述第一交替堆叠体形成存储器堆叠结构的阵列，以及在所述第一外延半导体基座之上形成至少一个半导体器件。
-
公开(公告)号：CN107408559A
公开(公告)日：2017-11-28
申请号：CN201680015747.1
申请日：2016-05-06
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11582 , H01L27/11575 , H01L27/11573 , H01L27/1157 , H01L27/11565 , H01L27/11556 , H01L27/11529 , H01L27/11524 , H01L29/788 , H01L23/528 , H01L23/522 , H01L21/3115 , H01L21/311 , H01L21/28 , H01L21/02
Abstract: 制造半导体结构的方法，包含：形成包括半导体基板之上的绝缘层和间隔体材料层交替层的堆叠体，形成穿过堆叠体的存储器开口，形成具有在存储器开口的底部处的水平部分和至少在存储器开口的侧壁之上的垂直部分的铝氧化物层，其中水平部分与垂直部分的结构或组分中的至少一个不同，并且对垂直部分有选择性地选择性蚀刻水平部分。
-
公开(公告)号：CN104205342B
公开(公告)日：2017-04-26
申请号：CN201380014950.3
申请日：2013-02-04
Applicant: 桑迪士克科技有限责任公司
IPC: H01L29/788 , H01L21/764 , H01L29/792 , H01L27/11524 , G11C16/04 , H01L29/66
CPC classification number: H01L27/11551 , G11C16/04 , G11C16/0483 , H01L21/764 , H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11582 , H01L29/66666 , H01L29/66825 , H01L29/66833 , H01L29/788 , H01L29/7889 , H01L29/7926
Abstract: 一种NAND装置，至少具有垂直NAND串(180)的3x3子阵列，其中控制栅极电极(3，3a，3b，3aL，3aR)在子阵列中是连续的并且在子阵列中没有气隙或电介质填充的沟槽。气隙或电介质填充沟槽(53，63)将NAND的下选择栅极(51)和上选择栅极(61)分别与在相同子阵列中的相邻NAND串的相应的选择栅极分开。气隙或电介质填充沟槽(81)可以分开整个NAND串阵列的不同的子阵列块。NAND装置通过以下方式形成：首先形成具有分开的下选择栅极(51)的下选择栅极层，然后形成包含多个NAND串部分的多个存储装置层级，并且然后存储装置层级之上形成具有分开的上选择栅极(61)的上选择栅极层级(60)，多个NAND串部分包括连续的网状控制栅极电极(3)。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.066 seconds)
