公开(公告)号：CN108028223A

公开(公告)日：2018-05-11

申请号：CN201680049440.3

申请日：2016-06-09

Applicant: 桑迪士克科技有限责任公司

Inventor： Z.卢 ,  H.钱 ,  J.阿尔斯梅尔 ,  宫田幸儿 ,  张彤 ,  M.穆伊 ,  J.卡伊 ,  W.史 ,  赵伟 ,  胡晓龙 ,  J.许 ,  G.J.赫明克 ,  C.佩蒂

IPC: H01L21/768 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/788 ,  H01L27/11556 ,  H01L27/11575 ,  H01L23/522 ,  H01L27/24 ,  H01L23/528 ,  H01L27/1157 ,  H01L21/336 ,  H01L45/00 ,  H01L27/11524

CPC classification number: H01L23/528 ,  H01L21/768 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/2454 ,  H01L27/2481 ,  H01L27/249 ,  H01L29/66666 ,  H01L29/7883 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146

Abstract: 多层级存储器器件形成在衬底之上，使得存储器堆叠体结构穿过每个层内的绝缘层和电气导电层的交替堆叠体延伸。位线形成在具有半导体沟道之上的漏极区域的下卧层和具有在半导体沟道之下的漏极区域的上覆盖层之间，使得位线在下卧层和上覆盖层之间共享。源极线可以形成在每个层之上，其中源极区域上覆盖于半导体沟道和漏极区域。如果另一个层存在于源极线之上，那么源极线可以在两个垂直邻近层之间共享。

公开(公告)号：CN111406319A

公开(公告)日：2020-07-10

申请号：CN201980005963.1

申请日：2019-02-14

Applicant: 桑迪士克科技有限责任公司

Inventor： 西川昌利 ,  胡晓龙 ,  张艳丽

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L27/11529 ,  H01L27/11524 ,  H01L27/11568

Abstract: 本发明提供一种三维存储器装置，包含定位于衬底上方且通过竖直波状沟槽彼此横向间隔开的绝缘带与导电带的交替堆叠。所述竖直波状沟槽在所述导电带的层级处比在所述绝缘带的层级处具有更大横向范围。存储器堆叠组合件与介电柱结构的交错二维阵列定位于所述竖直波状沟槽中。每一存储器堆叠组合件包含竖直半导体沟道和包含相应对凸形外部侧壁的一对存储器膜，所述相应对凸形外部侧壁接触所述导电带的凹形侧壁或通过均一距离与所述导电带的凹形侧壁隔开。所述竖直半导体沟道的横向突出顶端处的局部电场由于由所述导电带的所述凹形侧壁提供的几何效果而增强以有助于更快的编程和擦除操作。

公开(公告)号：CN108028223B

公开(公告)日：2022-01-11

申请号：CN201680049440.3

申请日：2016-06-09

Applicant: 桑迪士克科技有限责任公司

Inventor： Z.卢 ,  H.钱 ,  J.阿尔斯梅尔 ,  宫田幸儿 ,  张彤 ,  M.穆伊 ,  J.卡伊 ,  W.史 ,  赵伟 ,  胡晓龙 ,  J.许 ,  G.J.赫明克 ,  C.佩蒂

IPC: H01L21/768 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/788 ,  H01L27/11556 ,  H01L27/11575 ,  H01L23/522 ,  H01L27/24 ,  H01L23/528 ,  H01L27/1157 ,  H01L21/336 ,  H01L45/00 ,  H01L27/11524

Abstract: 多层级存储器器件形成在衬底之上，使得存储器堆叠体结构穿过每个层内的绝缘层和电气导电层的交替堆叠体延伸。位线形成在具有半导体沟道之上的漏极区域的下卧层和具有在半导体沟道之下的漏极区域的上覆盖层之间，使得位线在下卧层和上覆盖层之间共享。源极线可以形成在每个层之上，其中源极区域上覆盖于半导体沟道和漏极区域。如果另一个层存在于源极线之上，那么源极线可以在两个垂直邻近层之间共享。

公开(公告)号：CN111406319B

公开(公告)日：2023-12-22

申请号：CN201980005963.1

申请日：2019-02-14

Applicant: 桑迪士克科技有限责任公司

Inventor： 西川昌利 ,  胡晓龙 ,  张艳丽

IPC: H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 本发明提供一种三维存储器装置，包含定位于衬底上方且通过竖直波状沟槽彼此横向间隔开的绝缘带与导电带的交替堆叠。所述竖直波状沟槽在所述导电带的层级处比在所述绝缘带的层级处具有更大横向范围。存储器堆叠组合件与介电柱结构的交错二维阵列定位于所述竖直波状沟槽中。每一存储器堆叠组合件包含竖直半导体沟道和包含相应对凸形外部侧壁的一对存储器膜，所述相应对凸形外部侧壁接触所述导电带的凹形侧壁或通过均一距离与所述导电带的凹形侧壁隔开。所述竖直半导体沟道的横向突出顶端处的局部电场由于由所述导电带的所述凹形侧壁提供的几何效果而增强以有助于更快的编程和擦除操作。