公开(公告)号：CN115360169A

公开(公告)日：2022-11-18

申请号：CN202210904642.9

申请日：2016-09-27

Applicant: 桑迪士克科技有限责任公司

Inventor： F.富山 ,  Y.水谷 ,  小川裕之 ,  Y.降幡 ,  J.于 ,  J.卡伊 ,  J.刘 ,  J.阿尔斯梅尔

IPC: H01L23/538 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

Abstract: 公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包含至少一个交替堆叠体和垂直延伸穿过至少一个交替堆叠体的存储器堆叠体结构；多个横向伸长的接触通孔结构，垂直延伸穿过存储器层级组件，沿着第一水平方向横向延伸，并将至少一个交替堆叠体横向分为横向间隔开的多个块，包括一组三个相邻块，包含沿着垂直于第一水平方向的第二水平方向布置的第一块、第二块和第三块，并且其中第一子组的存储器堆叠体结构延伸穿过第一块，第二子组的存储器堆叠体结构延伸穿过第二块，并且第三子组的存储器堆叠体结构延伸穿过第三块；以及贯穿存储器层级通孔区域。还公开了一种三维NAND存储器器件。

公开(公告)号：CN113178451A

公开(公告)日：2021-07-27

申请号：CN202110346759.5

申请日：2016-08-26

Applicant: 桑迪士克科技有限责任公司

Inventor： 西川昌利 ,  H.交告 ,  F.富山 ,  J.欧

IPC: H01L27/11524 ,  H01L27/11531 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/423 ,  H01L29/786

Abstract: 开关场效应晶体管和存储器器件可以采用同一组工艺步骤来形成。在基板之上形成绝缘层和牺牲材料层的交替堆叠。用于存储器器件的存储器堆叠结构和用于场效应晶体管的栅极电介质‑沟道结构可以同时分别形成在存储器区域和晶体管区域中。在用电导电层替换牺牲材料层之后，存储器区域中的电导电层的部分与彼此电隔离，以向存储器器件提供独立控制的控制栅极电极，同时晶体管区域中的电导电层的部分被彼此电短路，以为开关场效应晶体管提供单个栅极电极。

公开(公告)号：CN109075175A

公开(公告)日：2018-12-21

申请号：CN201780026897.7

申请日：2017-02-21

Applicant: 桑迪士克科技有限责任公司

Inventor： Z.卢 ,  J.于 ,  J.阿尔斯梅尔 ,  F.富山 ,  Y.水谷 ,  小川裕之 ,  C.葛 ,  D.毛 ,  张艳丽 ,  A.楚 ,  Y.李

IPC: H01L27/1158 ,  H01L29/66 ,  H01L29/792 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。

公开(公告)号：CN115360168A

公开(公告)日：2022-11-18

申请号：CN202210904597.7

申请日：2016-09-27

Applicant: 桑迪士克科技有限责任公司

Inventor： F.富山 ,  Y.水谷 ,  小川裕之 ,  Y.降幡 ,  J.于 ,  J.卡伊 ,  J.刘 ,  J.阿尔斯梅尔

IPC: H01L23/538 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578 ,  H01L21/768

Abstract: 公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠体，并且还包括垂直延伸穿过至少一个第一交替堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道，其中导电层包括用于存储器堆叠体结构的字线；绝缘深沟沟槽结构，垂直延伸穿过存储器层级组件并限定贯穿存储器层级通孔区域的与至少一个第一交替堆叠体横向间隔的区域；至少一个第二交替堆叠体，位于贯穿存储器层级通孔区域；以及贯穿存储器层级通孔结构。还公开了形成半导体结构的方法。

公开(公告)号：CN108475681B

公开(公告)日：2022-10-14

申请号：CN201680076473.7

申请日：2016-12-19

Applicant: 桑迪士克科技有限责任公司

Inventor： 小川裕之 ,  F.富山 ,  T.有木

IPC: H01L27/11519 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578

Abstract: 三维存储器器件的总芯片区域可以采用设计布局来减少，该布局中字线解码器电路形成在存储器堆叠体结构的阵列底下。在字线和字线解码器电路之间的互连可以通过形成分立字线接触通孔结构来提供。分立字线接触通孔结构可以通过采用具有重叠开口区域的多个蚀刻的集合来形成，并且用于蚀刻不同数量的绝缘层和导电层对，由此避免了形成具有阶梯式表面的阶梯区域的需求。至少一个导电互连结构的集合可以用于将垂直电接触提供到字线解码器电路。位线驱动器还可以形成在存储器堆叠体结构的阵列底下以提供较大的面积效率。

公开(公告)号：CN108377660B

公开(公告)日：2022-07-15

申请号：CN201680055260.6

申请日：2016-09-27

Applicant: 桑迪士克科技有限责任公司

Inventor： F.富山 ,  Y.水谷 ,  小川裕之 ,  Y.降幡 ,  J.于 ,  J.卡伊 ,  J.刘 ,  J.阿尔斯梅尔

IPC: H01L27/11582 ,  H01L27/11529 ,  H01L27/1157 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/11573 ,  H01L27/11556 ,  H01L27/11575 ,  H01L23/522 ,  H01L27/02 ,  H01L23/528 ,  H01L21/768

Abstract: 一种三维NAND存储器器件，包括：位于衬底上或上方的字线驱动器装置；位于所述字线驱动器装置上方的交替堆叠的字线和绝缘层；延伸穿过所述交替堆叠的多个存储器堆叠结构，每个存储器堆叠结构包括存储器膜和垂直半导体沟道；以及贯穿存储器层级通孔结构，其将第一存储器块中的字线电耦合到所述字线驱动器装置。所述贯穿存储器层级通孔结构延伸穿过位于所述第一存储器块的阶梯区域和另一存储器块的阶梯区域之间的贯穿存储器层级通孔区域。

公开(公告)号：CN108431961B

公开(公告)日：2021-05-04

申请号：CN201680055220.1

申请日：2016-08-26

Applicant: 桑迪士克科技有限责任公司

Inventor： 西川昌利 ,  H.交告 ,  F.富山 ,  J.欧

IPC: H01L29/423 ,  H01L29/786 ,  H01L27/11573 ,  H01L27/11582 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11524 ,  H01L27/11531

Abstract: 开关场效应晶体管和存储器器件可以采用同一组工艺步骤来形成。在基板之上形成绝缘层和牺牲材料层的交替堆叠。用于存储器器件的存储器堆叠结构和用于场效应晶体管的栅极电介质‑沟道结构可以同时分别形成在存储器区域和晶体管区域中。在用电导电层替换牺牲材料层之后，存储器区域中的电导电层的部分与彼此电隔离，以向存储器器件提供独立控制的控制栅极电极，同时晶体管区域中的电导电层的部分被彼此电短路，以为开关场效应晶体管提供单个栅极电极。

公开(公告)号：CN108475681A

公开(公告)日：2018-08-31

申请号：CN201680076473.7

申请日：2016-12-19

Applicant: 桑迪士克科技有限责任公司

Inventor： 小川裕之 ,  F.富山 ,  T.有木

IPC: H01L27/11519 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578

CPC classification number: G11C16/08 ,  G11C5/025 ,  G11C8/10 ,  G11C16/0483 ,  H01L23/5226 ,  H01L23/5283 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 三维存储器器件的总芯片区域可以采用设计布局来减少，该布局中字线解码器电路形成在存储器堆叠体结构的阵列底下。在字线和字线解码器电路之间的互连可以通过形成分立字线接触通孔结构来提供。分立字线接触通孔结构可以通过采用具有重叠开口区域的多个蚀刻的集合来形成，并且用于蚀刻不同数量的绝缘层和导电层对，由此避免了形成具有阶梯式表面的阶梯区域的需求。至少一个导电互连结构的集合可以用于将垂直电接触提供到字线解码器电路。位线驱动器还可以形成在存储器堆叠体结构的阵列底下以提供较大的面积效率。

公开(公告)号：CN113178451B

公开(公告)日：2024-11-26

申请号：CN202110346759.5

申请日：2016-08-26

Applicant: 桑迪士克科技有限责任公司

Inventor： 西川昌利 ,  H.交告 ,  F.富山 ,  J.欧

IPC: H10B41/35 ,  H10B41/27 ,  H10B41/42 ,  H10B43/35 ,  H10B43/40 ,  H10B43/27 ,  H01L29/423 ,  H01L29/786

Abstract: 开关场效应晶体管和存储器器件可以采用同一组工艺步骤来形成。在基板之上形成绝缘层和牺牲材料层的交替堆叠。用于存储器器件的存储器堆叠结构和用于场效应晶体管的栅极电介质‑沟道结构可以同时分别形成在存储器区域和晶体管区域中。在用电导电层替换牺牲材料层之后，存储器区域中的电导电层的部分与彼此电隔离，以向存储器器件提供独立控制的控制栅极电极，同时晶体管区域中的电导电层的部分被彼此电短路，以为开关场效应晶体管提供单个栅极电极。

公开(公告)号：CN109791931B

公开(公告)日：2023-08-08

申请号：CN201780058159.0

申请日：2017-08-31

Applicant: 桑迪士克科技有限责任公司

Inventor： Y.水谷 ,  小川裕之 ,  F.富山 ,  东谷政昭 ,  天野文贵 ,  K.船山 ,  A.上田

IPC: H10B43/27 ,  H10B43/10 ,  H10B43/35

Abstract: 本发明提供了在衬底上方形成的绝缘层和牺牲材料层的交替堆叠体。包括存储器膜和竖直半导体沟道的存储器堆叠结构穿过阵列构型中的所述交替堆叠体形成。穿过所述交替堆叠体形成沿长度方向延伸的背侧沟槽。通过去除所述牺牲材料层形成背侧凹陷部。通过以非均匀间距布置所述存储器堆叠结构，能够以无空隙或以最小空隙执行用导电层填充所述背侧凹陷部。所述非均匀间距可以沿着垂直于所述长度方向的所述方向，使得所述存储器堆叠结构之间的所述最近相邻距离在所述背侧沟槽之间最小。另选地或除此之外，所述间距可以沿着所述长度方向调节，以提供垂直于所述长度方向延伸的更宽的间隔区域。