-
公开(公告)号：CN109791931A
公开(公告)日：2019-05-21
申请号：CN201780058159.0
申请日：2017-08-31
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/11568 , H01L27/1157 , H01L29/0692 , H01L29/78642 , H01L29/7926
Abstract: 本发明提供了在衬底上方形成的绝缘层和牺牲材料层的交替堆叠体。包括存储器膜和竖直半导体沟道的存储器堆叠结构穿过阵列构型中的所述交替堆叠体形成。穿过所述交替堆叠体形成沿长度方向延伸的背侧沟槽。通过去除所述牺牲材料层形成背侧凹陷部。通过以非均匀间距布置所述存储器堆叠结构，能够以无空隙或以最小空隙执行用导电层填充所述背侧凹陷部。所述非均匀间距可以沿着垂直于所述长度方向的所述方向，使得所述存储器堆叠结构之间的所述最近相邻距离在所述背侧沟槽之间最小。另选地或除此之外，所述间距可以沿着所述长度方向调节，以提供垂直于所述长度方向延伸的更宽的间隔区域。
-
公开(公告)号：CN109075044A
公开(公告)日：2018-12-21
申请号：CN201780003018.9
申请日：2017-11-17
Applicant: 桑迪士克科技有限责任公司
IPC: H01L21/285 , H01L21/768 , H01L29/45 , H01L29/66
Abstract: 半导体器件包含硅表面(1402)、接触硅表面的钛硅化物层(1404)、位于钛硅化物层之上的第一钛氮化物层(1406)、接触第一钛氮化物层的钛氮氧化物层(1512)、接触钛氮氧化物层的第二钛氮化物层(1516)，以及位于第二钛氮化物层之上的金属填充层(84B)。
-
公开(公告)号：CN118266077A
公开(公告)日：2024-06-28
申请号：CN202380014560.X
申请日：2023-03-31
Applicant: 桑迪士克科技有限责任公司
IPC: H01L23/522 , H10B41/27
Abstract: 一种三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于衬底上方；存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该交替堆叠；以及背侧沟槽填充结构。该背侧沟槽填充结构包括背侧沟槽绝缘间隔物和背侧接触通孔结构。该背侧接触通孔结构可包括锥形金属氮化物衬垫和至少一个核心填充导电材料部分。另选地，该背侧接触通孔结构可包括氮化钨衬垫、除氮化钨之外的金属氮化物衬垫和至少一个核心填充导电材料部分。
-
公开(公告)号：CN116918064A
公开(公告)日：2023-10-20
申请号：CN202280017698.0
申请日：2022-01-03
Applicant: 桑迪士克科技有限责任公司
IPC: H01L23/522
Abstract: 竖直层堆叠可形成在阵列区上方，该竖直层堆叠包括位线级介电层和蚀刻停止介电层。位线沟槽穿过该竖直层堆叠而形成。位线沟槽填充结构形成在该位线沟槽中。该位线沟槽填充结构中的每个位线沟槽填充结构包括位线和封盖介电条带的堆叠。至少一个通孔级介电层可形成在该竖直层堆叠上方。位线接触通孔腔可穿过该至少一个通孔级介电层和该封盖介电条带中的一个封盖介电条带而形成。形成在该位线接触通孔腔中的位线接触通孔结构包括阶梯式底表面，该阶梯式底表面包括该位线中的一个位线的顶表面、该蚀刻停止介电层的侧壁区段和该蚀刻停止介电层的顶表面的区段。
-
Patent Agency Ranking
公开(公告)号：CN109791931B
公开(公告)日：2023-08-08
申请号：CN201780058159.0
申请日：2017-08-31
Applicant: 桑迪士克科技有限责任公司
Abstract: 本发明提供了在衬底上方形成的绝缘层和牺牲材料层的交替堆叠体。包括存储器膜和竖直半导体沟道的存储器堆叠结构穿过阵列构型中的所述交替堆叠体形成。穿过所述交替堆叠体形成沿长度方向延伸的背侧沟槽。通过去除所述牺牲材料层形成背侧凹陷部。通过以非均匀间距布置所述存储器堆叠结构，能够以无空隙或以最小空隙执行用导电层填充所述背侧凹陷部。所述非均匀间距可以沿着垂直于所述长度方向的所述方向，使得所述存储器堆叠结构之间的所述最近相邻距离在所述背侧沟槽之间最小。另选地或除此之外，所述间距可以沿着所述长度方向调节，以提供垂直于所述长度方向延伸的更宽的间隔区域。
-
公开(公告)号：CN109417025A
公开(公告)日：2019-03-01
申请号：CN201780027657.9
申请日：2017-04-25
Applicant: 桑迪士克科技有限责任公司
IPC: H01L21/28 , H01L29/792 , H01L27/11582
Abstract: 通过绝缘层和牺牲材料层的交替堆叠形成存储堆叠结构。通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层来形成背面凹陷部。在形成金属填充材料层之前，在所述背面凹陷部中形成阻挡层堆叠，所述阻挡层堆叠包括晶体导电阻挡层和无定形阻挡层。
-
公开(公告)号：CN118251761A
公开(公告)日：2024-06-25
申请号：CN202380014527.7
申请日：2023-03-29
Applicant: 桑迪士克科技有限责任公司
IPC: H01L23/00
Abstract: 一种接合组件包括：第一半导体裸片，该第一半导体裸片包括第一半导体器件和嵌入在第一氧化硅层中的第一接合焊盘，其中该第一接合焊盘包括第一含铜部分；第二半导体裸片，该第二半导体裸片包括第二半导体器件和嵌入在第二氧化硅层中并通过金属到金属接合接合到该第一接合焊盘的第二接合焊盘，其中该第二接合焊盘包括第二含铜部分；以及插置在该第一接合焊盘和该第二氧化硅层之间的至少一个金属氧化硅层。在一个实施方案中，至少一个金属氧化硅层是氧化锰硅层。
-
公开(公告)号：CN117678336A
公开(公告)日：2024-03-08
申请号：CN202280047513.0
申请日：2022-05-04
Applicant: 桑迪士克科技有限责任公司
Abstract: 本公开提供了一种三维存储器器件，该三维存储器器件包括绝缘层和导电层的交替堆叠。该导电层包括铝和除铝之外的至少一种金属的金属间合金。存储器开口竖直延伸穿过该交替堆叠。存储器开口填充结构定位在该存储器开口中的相应一个存储器开口中，并且包括相应竖直半导体沟道和存储器元件的相应竖直堆叠。
-
公开(公告)号：CN109417025B
公开(公告)日：2024-01-30
申请号：CN201780027657.9
申请日：2017-04-25
Applicant: 桑迪士克科技有限责任公司
IPC: H01L21/28 , H01L29/792 , H10B43/27
Abstract: 通过绝缘层和牺牲材料层的交替堆叠形成存储堆叠结构。通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层来形成背面凹陷部。在形成金属填充材料层之前，在所述背面凹陷部中形成阻挡层堆叠，所述阻挡层堆叠包括晶体导电阻挡层和无定形阻挡层。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.034 seconds)
