-
公开(公告)号：CN110088905B
公开(公告)日：2023-08-29
申请号：CN201780062369.7
申请日：2017-09-07
Applicant: 桑迪士克科技有限责任公司
Inventor： J.余 , K.北村 , 张彤 , C.葛 , 张艳丽 , S.清水 , Y.笠木 , 小川裕之 , D.毛 , K.山口 , J.阿尔斯梅尔 , J.凯 , K.松本 , Y.正森
Abstract: 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
-
公开(公告)号：CN109716522B
公开(公告)日：2023-08-08
申请号：CN201780058150.X
申请日：2017-08-31
Applicant: 桑迪士克科技有限责任公司
Abstract: 本发明提供了一种三维存储器器件，所述三维存储器器件包括自对准漏极选择层级电极。存储器堆叠结构延伸穿过绝缘层和间隔物材料层的交替堆叠体。所述存储器堆叠结构中的每一个包括存储器膜和存储器层级沟道部分。漏极选择层级沟道部分形成在相对于下层存储器堆叠结构具有相应横向移位的所述存储器层级沟道部分上方。对于每行漏极选择层级沟道部分，横向移位的所述方向从行到行交替。漏极选择层级栅极电介质和漏极选择层级栅极电极形成在所述漏极选择层级沟道部分上。每个漏极选择层级栅极电极控制两行漏极选择层级沟道部分，并且与相邻漏极选择层级栅极电极横向间隔开。
-
公开(公告)号：CN109791932A
公开(公告)日：2019-05-21
申请号：CN201780058156.7
申请日：2017-08-30
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/1158 , H01L29/788 , H01L29/792 , H01L27/11524 , H01L27/11565 , H01L27/1157
CPC classification number: H01L27/11582 , H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/7926
Abstract: 本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
-
公开(公告)号：CN109716522A
公开(公告)日：2019-05-03
申请号：CN201780058150.X
申请日：2017-08-31
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 本发明提供了一种三维存储器器件，所述三维存储器器件包括自对准漏极选择层级电极。存储器堆叠结构延伸穿过绝缘层和间隔物材料层的交替堆叠体。所述存储器堆叠结构中的每一个包括存储器膜和存储器层级沟道部分。漏极选择层级沟道部分形成在相对于下层存储器堆叠结构具有相应横向移位的所述存储器层级沟道部分上方。对于每行漏极选择层级沟道部分，横向移位的所述方向从行到行交替。漏极选择层级栅极电介质和漏极选择层级栅极电极形成在所述漏极选择层级沟道部分上。每个漏极选择层级栅极电极控制两行漏极选择层级沟道部分，并且与相邻漏极选择层级栅极电极横向间隔开。
-
Patent Agency Ranking
公开(公告)号：CN111466025B
公开(公告)日：2023-09-26
申请号：CN201980006266.8
申请日：2019-05-24
Applicant: 桑迪士克科技有限责任公司
IPC: H10B41/40 , H10B41/35 , H10B41/27 , H01L29/792 , H01L27/105
Abstract: 一种非易失性存储设备包括非易失性存储器结构和I/O接口。存储器裸片的一部分用作用于所述I/O接口的池式电容器。
-
公开(公告)号：CN109791932B
公开(公告)日：2023-08-04
申请号：CN201780058156.7
申请日：2017-08-30
Applicant: 桑迪士克科技有限责任公司
IPC: H10B43/27 , H01L29/788 , H01L29/792 , H10B43/35 , H10B43/10 , H10B41/27 , H10B41/35 , H10B41/10
Abstract: 本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
-
公开(公告)号：CN111466025A
公开(公告)日：2020-07-28
申请号：CN201980006266.8
申请日：2019-05-24
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11573 , H01L27/1157 , H01L27/11582 , H01L29/792 , H01L27/105
Abstract: 一种非易失性存储设备包括非易失性存储器结构和I/O接口。存储器裸片的一部分用作用于所述I/O接口的池式电容器。
-
公开(公告)号：CN110088905A
公开(公告)日：2019-08-02
申请号：CN201780062369.7
申请日：2017-09-07
Applicant: 桑迪士克科技有限责任公司
Inventor： J.余 , K.北村 , 张彤 , C.葛 , 张艳丽 , S.清水 , Y.笠木 , 小川裕之 , D.毛 , K.山口 , J.阿尔斯梅尔 , J.凯 , K.松本 , Y.正森
IPC: H01L27/11582 , H01L27/11573
Abstract: 掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
-
公开(公告)号：CN104733469B
公开(公告)日：2018-11-06
申请号：CN201510175188.8
申请日：2011-06-30
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11582 , H01L29/788 , H01L27/11556 , H01L27/11578 , H01L27/11551 , H01L29/792 , H01L21/336
Abstract: 本发明涉及一种单片三维NAND串以及制造方法。所述串的通道(1)可以是垂直的或V形。该通道的芯填充有绝缘体。控制栅极(3)相对于中介电介质层凹入。电荷存储区域(9)以及阻挡块(7)形成于该凹入部中。屏蔽翼(12)可在控制栅极之后形成。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.038 seconds)
