Patent search ap:("株式会社东芝") AND inv:"福田昌利" Page 1

1.

发明公开
半导体装置以及层叠型半导体装置的制造方法有权转让

公开(公告)号：CN104064486A

公开(公告)日：2014-09-24

申请号：CN201310361600.6

申请日：2013-08-19

Applicant: 株式会社东芝

Inventor： 佐藤隆夫 , 福田昌利

IPC: H01L21/603

CPC classification number: H01L25/50 , H01L21/568 , H01L23/3128 , H01L23/544 , H01L24/02 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/30 , H01L24/32 , H01L24/81 , H01L24/83 , H01L25/0657 , H01L25/074 , H01L25/18 , H01L2223/54453 , H01L2223/54486 , H01L2224/023 , H01L2224/0401 , H01L2224/05073 , H01L2224/05082 , H01L2224/05155 , H01L2224/05164 , H01L2224/05569 , H01L2224/05611 , H01L2224/05644 , H01L2224/13 , H01L2224/13024 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2224/2919 , H01L2224/3012 , H01L2224/32225 , H01L2224/81065 , H01L2224/81132 , H01L2224/81815 , H01L2224/81907 , H01L2224/83132 , H01L2224/83862 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2924/12042 , H01L2924/181 , H01L21/56 , H01L23/3114 , H01L2924/014 , H01L2924/00014 , H01L2924/01029 , H01L2924/01047 , H01L2924/00 , H01L2924/00012

Abstract: 本发明提供切断面良好且安装容易并能够实现小型化的层叠型半导体装置及其制造方法。该方法特征是，包括：在第一基板上在同一平面上排列并粘接多个第一层的半导体芯片的工序；在所述半导体芯片上分别层叠至少一层以上的半导体芯片的工序；将所述第一基板切断而分离成各芯片层叠体的工序；进行对位以使在芯片层叠体的表面形成的电极焊盘部与第二基板的电极焊盘部互相对准，而对置地暂时连接的工序；将第二基板以及芯片层叠体整体回流焊以将电极焊盘部间电连接的工序；从芯片层叠体的第一基板侧沿层叠体供给液状树脂以对各半导体芯片间以及芯片层叠体与第二基板间进行树脂密封的工序；和从芯片层叠体的第二基板侧用切割刀片进行切断而个片化的工序。

2.

发明公开
半导体封装以及使用其的移动设备有权转让

公开(公告)号：CN102339817A

公开(公告)日：2012-02-01

申请号：CN201110199379.X

申请日：2011-07-15

Applicant: 株式会社东芝

Inventor： 山田启寿 , 山崎尚 , 福田昌利 , 小盐康弘

IPC: H01L23/552 , H01L23/498 , H01L23/31

CPC classification number: H01L23/552 , H01L23/3114 , H01L23/3128 , H01L23/49805 , H01L23/49816 , H01L23/49827 , H01L23/544 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2223/54433 , H01L2223/54486 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2924/3025 , H01L2224/85 , H01L2224/83 , H01L2924/00 , H01L2924/00012 , H01L2224/05599

Abstract: 本发明提供一种半导体封装以及使用其的移动设备。根据一个实施方式，半导体封装具备：搭载于插入式基板上的半导体芯片、封装半导体芯片的封装树脂层和覆盖封装树脂层以及插入式基板的侧面的至少一部分的导电性屏蔽层。插入式基板具有贯通绝缘基材的多个通孔。多个通孔的一部分具有在插入式基板的侧面露出且在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。

3.

发明公开
半导体封装及其制造方法失效

公开(公告)号：CN1385900A

公开(公告)日：2002-12-18

申请号：CN02108720.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 舩仓宽 , 细美英一 , 小盐康弘 , 长冈哲也 , 永野顺也 , 大井田充 , 福田昌利 , 黑须笃 , 河合薰 , 山方修武

IPC: H01L23/14 , H01L23/28 , H01L23/48 , H01L21/50

CPC classification number: H01L23/49894 , H01L23/3121 , H01L24/48 , H01L2224/16225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2924/00014 , H01L2924/01019 , H01L2924/01079 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/0401 , H01L2224/45099 , H01L2224/45015 , H01L2924/207

Abstract: 半导体封装具备:封装基材;在上述封装基材上边形成,在往别的装置上安装时使用的安装端子;在上述封装基材上边形成,与上述安装端子电连的布线层;装载在上述封装基材上边,与上述布线层电连的半导体芯片;在上述布线层与模铸树脂层之间和在上述封装基材与模铸树脂层之间形成的低弹性树脂层;密封上述封装基材、上述布线层、上述半导体芯片和上述低弹性树脂层的模铸树脂层,上述低弹性树脂层的弹性模量E比上述模铸树脂层的弹性模量E低。

4.

发明授权
半导体封装以及使用其的移动设备有权转让

公开(公告)号：CN102339817B

公开(公告)日：2015-03-25

申请号：CN201110199379.X

申请日：2011-07-15

Applicant: 株式会社东芝

Inventor： 山田启寿 , 山崎尚 , 福田昌利 , 小盐康弘

IPC: H01L23/552 , H01L23/498 , H01L23/31

CPC classification number: H01L23/552 , H01L23/3114 , H01L23/3128 , H01L23/49805 , H01L23/49816 , H01L23/49827 , H01L23/544 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2223/54433 , H01L2223/54486 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2924/3025 , H01L2224/85 , H01L2224/83 , H01L2924/00 , H01L2924/00012 , H01L2224/05599

Abstract: 本发明提供一种半导体封装以及使用其的移动设备。根据一个实施方式，半导体封装具备：搭载于插入式基板上的半导体芯片、封装半导体芯片的封装树脂层和覆盖封装树脂层以及插入式基板的侧面的至少一部分的导电性屏蔽层。插入式基板具有贯通绝缘基材的多个通孔。多个通孔的一部分具有在插入式基板的侧面露出且在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。

5.

发明公开
半导体制造装置无效

公开(公告)号：CN104425312A

公开(公告)日：2015-03-18

申请号：CN201410006086.9

申请日：2014-01-07

Applicant: 株式会社东芝

Inventor： 深山真哉 , 尾山幸史 , 筑山慧至 , 福田昌利

IPC: H01L21/67 , H01L21/683

CPC classification number: H01L21/6838 , H01L21/677 , H01L24/75 , H01L24/81 , H01L25/50 , H01L2224/16145 , H01L2224/7565 , H01L2224/81191 , H01L21/68785 , H01L21/67121

Abstract: 本发明提供可抑制在半导体芯片产生弯曲应力的半导体制造装置。半导体制造装置具备：夹具，其吸附在主面设有凸起的半导体芯片；和驱动机构，其驱动夹具，使吸附的半导体芯片在安装基板或者其他半导体芯片上载置，夹具在半导体芯片的吸附面设有避免与凸起抵接的凹部。

6.

发明公开
半导体器件无效

公开(公告)号：CN1449031A

公开(公告)日：2003-10-15

申请号：CN03121497.5

申请日：2003-03-28

Applicant: 株式会社东芝

Inventor： 福田昌利 , 河合薰

IPC: H01L23/29 , H01L23/48 , H01L25/00

CPC classification number: H01L2224/32145 , H01L2224/45144 , H01L2224/73265 , H01L2924/00

Abstract: 本发明披露了一种半导体器件，该半导体器件包括衬底；第一半导体芯片，其具有小于等于0.25mm的厚度并且其通过具有小于等于0.055mm缝隙的倒装片连接安装在衬底上；导电连接部件，其将芯片连接到衬底上；以及成型树脂层，其覆盖芯片并由凝固树脂组合物形成，该组合物包括重量百分比为75－92％的无机填料和重量百分比为0.5－1.5％的碳黑，成型树脂层相对于衬底的部分具有小于等于0.15mm的厚度，重量百分比99％的填料具有小于等于35μm的最长直径，填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于填料总重量的重量百分比30－50％的范围内。

7.

发明授权
半导体装置的制造方法有权转让

公开(公告)号：CN104078372B

公开(公告)日：2017-06-06

申请号：CN201310360706.4

申请日：2013-08-19

Applicant: 株式会社东芝

Inventor： 筑山慧至 , 福田昌利

IPC: H01L21/60 , H01L21/68

CPC classification number: H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73257 , H01L2924/15311 , H01L2924/00014 , H01L2924/00

Abstract: 本发明提供在将半导体芯片间用凸起电极连接并层叠时能抑制半导体芯片间的位置偏移的半导体装置的制造方法。在实施方式的半导体装置的制造方法中，取得在第一半导体芯片（2A）上层叠的第二半导体芯片（2B）的第三对准标识（5C）和移动到第二半导体芯片（4B）上的第三半导体芯片（2C）的第四对准标识（5D）的位置信息。基于在第一半导体芯片（2A）设置的第一对准标识（5A）的位置信息和第三及第四对准标识（5C）、（4D）的位置信息来将第二半导体芯片（2B）和第三半导体芯片（2C）对位并层叠。