公开(公告)号：CN103021880B

公开(公告)日：2015-07-08

申请号：CN201110348251.5

申请日：2011-09-22

Applicant: 株式会社东芝

Inventor： 佐藤隆夫 ,  三浦正幸 ,  加本拓

IPC: H01L21/56

CPC classification number: H01L2224/16225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00012

Abstract: 本发明提供半导体装置的制造方法。在一个实施方式中，在支持基板上依次形成剥离层和布线层。在布线层上安装多个半导体芯片。多个半导体芯片由封装树脂层一并封装。由保持体平坦地保持树脂封装体整体，对剥离层进行加热且剪切而从支持基板分离树脂封装体。在对分离后的树脂封装体维持由保持体平坦地保持的状态且冷却之后，解除由保持体实现的树脂封装体的保持状态。切断树脂封装体(11)而将电路结构体单片化。

公开(公告)号：CN1242463C

公开(公告)日：2006-02-15

申请号：CN02119894.2

申请日：2002-05-17

Applicant: 株式会社东芝

Inventor： 松井干雄 ,  大沟尚子 ,  芳村淳 ,  佐藤隆夫

IPC: H01L21/50 ,  H01L21/98

CPC classification number: H01L23/49811 ,  H01L23/544 ,  H01L25/105 ,  H01L2223/54473 ,  H01L2224/16 ,  H01L2225/1023 ,  H01L2225/107 ,  H05K3/4614 ,  H05K3/4638

Abstract: 一种半导体器件的制造方法，在具备第1连接电极、已电连接到上述第1连接电极上的第1布线、和第1对准标记的基板上，在与上述第1布线电连接的状态下安装半导体元件。然后，通过上述第1对准标记的识别，对具备第2连接电极和已电连接到上述第2连接电极上的第2布线且在两面上形成有粘接剂层的核心基板与安装有上述半导体元件的基板，在进行定位的同时进行叠层，不使上述粘接剂硬化地在熔融温度下进行热压粘接，用粘接剂的粘附力把安装有上述半导体元件的基板临时固定到上述核心基板上。

公开(公告)号：CN1096916A

公开(公告)日：1994-12-28

申请号：CN93119967.0

申请日：1993-12-24

Applicant: 株式会社东芝 ,  东芝微电子株式会社

Inventor： 佐藤隆夫 ,  佐藤英信

IPC: H05B3/42

CPC classification number: B29C45/73 ,  B29C33/02 ,  B29C2037/90 ,  B29C2045/7343 ,  Y10S425/013

Abstract: 本发明涉及一种半导体树脂封装设备，其构成是把棒状加热器(3)装配在热板(1)中，以一定方向，相互以一定的间距配置热板(1)上装有凹口金属模(2)，凹口金属模(2)载着被加热物体。并且加热器(3)具有在其轴向相互独立设置的多个加热部分。控制部分(5)的温度调节器对应每个加热部分，或独立地设定该加热部分的温度。而且控制部件(5)通过传感器(4)监视各个棒状加热器附近的温度，用可控制温度调节器，随意设定该棒状加热器的温度。

公开(公告)号：CN103022021B

公开(公告)日：2016-05-11

申请号：CN201210350172.2

申请日：2012-09-19

Applicant: 株式会社东芝

Inventor： 三浦正幸 ,  加本拓 ,  佐藤隆夫

IPC: H01L25/065 ,  H01L27/115

CPC classification number: H01L24/94 ,  H01L21/568 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L27/115 ,  H01L2224/05554 ,  H01L2224/13025 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明提供半导体装置及其制造方法。在一个实施方式中，半导体装置具备配置在内插基板上的芯片层叠体和搭载在芯片层叠体上的接口芯片。芯片层叠体，经由在除了位于层叠顺序的最下层的半导体芯片外的半导体芯片内设置的贯通电极以及凸起电极而电连接。接口芯片，经由在位于层叠顺序的最上层的半导体芯片的表面形成的再布线层或者在接口芯片内设置的贯通电极，与内插基板电连接。

公开(公告)号：CN105428341A

公开(公告)日：2016-03-23

申请号：CN201510591584.9

申请日：2015-09-16

Applicant: 株式会社东芝

Inventor： 佐藤隆夫

IPC: H01L25/065 ,  H01L23/48 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L25/18 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/02377 ,  H01L2224/0239 ,  H01L2224/03334 ,  H01L2224/0348 ,  H01L2224/03828 ,  H01L2224/039 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05186 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05686 ,  H01L2224/11334 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/13186 ,  H01L2224/14131 ,  H01L2224/14136 ,  H01L2224/16146 ,  H01L2224/1703 ,  H01L2224/17177 ,  H01L2224/17181 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73203 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2224/83101 ,  H01L2224/83862 ,  H01L2224/9211 ,  H01L2224/9221 ,  H01L2225/06513 ,  H01L2924/14 ,  H01L2924/1438 ,  H01L2924/3511 ,  H01L2224/17135 ,  H01L2224/17136 ,  H01L2924/07025 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/07802 ,  H01L2924/04941 ,  H01L2924/01029 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01079 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0332

Abstract: 本发明涉及一种半导体装置以及半导体装置的制造方法。本发明的实施方式抑制半导体装置的可靠性降低。实施方式的半导体装置具备：第1半导体芯片；第2半导体芯片，积层在第1半导体芯片上，具有从一面向另一面贯通半导体基板的贯通电极，且以将另一面朝向第1半导体芯片的方式积层；第1凸块，向一面突出设置，且具有露出面；密封树脂，以将露出面露出的方式密封第1半导体芯片与第2半导体芯片、第1凸块；以及第2凸块，设置在露出面上。

公开(公告)号：CN104916551A

公开(公告)日：2015-09-16

申请号：CN201410444562.5

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 佐藤隆夫

IPC: H01L21/56 ,  H01L23/28

CPC classification number: H01L25/50 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/3135 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/074 ,  H01L2224/13 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2924/00014

Abstract: 本发明涉及半导体装置的制造方法及半导体装置，其提供一种尺寸较小的半导体装置。对半导体基板的表面格子状的形成槽，在半导体基板上的由槽包围的区域通过积层复数个半导体芯片而形成积层体，且在由槽包围的区域形成覆盖复数个半导体芯片间及复数个半导体芯片的侧面的第1密封树脂层，对应积层体而分离半导体基板，以半导体芯片位于配线基板侧的方式将积层体搭载在配线基板上，在配线基板上形成密封积层体的第2密封树脂层，且对应积层体而分离配线基板，在形成第1密封树脂层之后且分离配线基板之前，自半导体基板的、形成有积层体面的反面，沿厚度方向磨削半导体基板的一部分。

公开(公告)号：CN103022021A

公开(公告)日：2013-04-03

申请号：CN201210350172.2

申请日：2012-09-19

Applicant: 株式会社东芝

Inventor： 三浦正幸 ,  加本拓 ,  佐藤隆夫

IPC: H01L25/065 ,  H01L27/115

CPC classification number: H01L24/94 ,  H01L21/568 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L27/115 ,  H01L2224/05554 ,  H01L2224/13025 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明提供半导体装置及其制造方法。在一个实施方式中，半导体装置具备配置在内插基板上的芯片层叠体和搭载在芯片层叠体上的接口芯片。芯片层叠体，经由在除了位于层叠顺序的最下层的半导体芯片外的半导体芯片内设置的贯通电极以及凸起电极而电连接。接口芯片，经由在位于层叠顺序的最上层的半导体芯片的表面形成的再布线层或者在接口芯片内设置的贯通电极，与内插基板电连接。

公开(公告)号：CN1387240A

公开(公告)日：2002-12-25

申请号：CN02119894.2

申请日：2002-05-17

Applicant: 株式会社东芝

Inventor： 松井干雄 ,  大沟尚子 ,  芳村淳 ,  佐藤隆夫

IPC: H01L21/50 ,  H01L21/98

CPC classification number: H01L23/49811 ,  H01L23/544 ,  H01L25/105 ,  H01L2223/54473 ,  H01L2224/16 ,  H01L2225/1023 ,  H01L2225/107 ,  H05K3/4614 ,  H05K3/4638

Abstract: 在具备第1连接电极、已电连到上述第1连接电极上的第1布线、和第1对准标记的基板上,在与上述第1布线电连的状态下安装半导体元件。然后,借助于上述第1对准标记的识别,对具备第2连接电极和已电连到上述第2连接电极上的第2布线且在两面上形成了粘接剂层的核心基板与已安装上上述半导体元件的基板,在进行定位的同时进行叠层,不使上述粘接剂硬化地在熔融温度下进行热压粘接,用粘接剂的粘附力把已安装上上述半导体元件的基板临时固定到上述核心基板上。

公开(公告)号：CN1056706C

公开(公告)日：2000-09-20

申请号：CN93119967.0

申请日：1993-12-24

Applicant: 株式会社东芝 ,  东芝微电子株式会社

Inventor： 佐藤隆夫 ,  佐藤英信

IPC: H01L21/56 ,  B29C45/02 ,  B29C45/73 ,  B29C45/78

CPC classification number: B29C45/73 ,  B29C33/02 ,  B29C2037/90 ,  B29C2045/7343 ,  Y10S425/013

Abstract: 本发明涉及一种半导体器件树脂封装设备，其构成是把棒状加热器(3)装配在热板(1)中，以一定方向，相互以一定的间距配置。热板(1)上装有凹口金属模(2)，凹口金属模(2)载着被加热物体。并且加热器(3)具有在其轴向相互独立设置的多个加热部分。控制部件(5)的温度调节器对应每个加热部分，或独立地设定该加热部分的温度。而且控制部件(5)通过传感器(4)监视各个棒状加热器附近的温度，用可控制温度调节器，随意设定该棒状加热器的温度。

公开(公告)号：CN100468612C

公开(公告)日：2009-03-11

申请号：CN200510069718.7

申请日：2005-03-25

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  田窪知章 ,  细川隆治 ,  井守义久 ,  佐藤隆夫 ,  黑泽哲也 ,  桐谷美佳

IPC: H01L21/00

CPC classification number: H01L23/3142 ,  H01L23/3121 ,  H01L23/3178 ,  H01L23/5222 ,  H01L23/5329 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/10155 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体器件，其包括：半导体元件，在所述半导体元件中，在半导体衬底的表面上形成有由包括绝缘膜的多个膜层构成的层叠膜，并且层叠膜的部分被从半导体衬底的表面上去除，从而在该部分暴露出半导体衬底；安装衬底，在其上安装半导体元件；以及树脂层，其利用树脂密封半导体元件的至少一个表面。