公开(公告)号：CN1242463C

公开(公告)日：2006-02-15

申请号：CN02119894.2

申请日：2002-05-17

Applicant: 株式会社东芝

Inventor： 松井干雄 ,  大沟尚子 ,  芳村淳 ,  佐藤隆夫

IPC: H01L21/50 ,  H01L21/98

CPC classification number: H01L23/49811 ,  H01L23/544 ,  H01L25/105 ,  H01L2223/54473 ,  H01L2224/16 ,  H01L2225/1023 ,  H01L2225/107 ,  H05K3/4614 ,  H05K3/4638

Abstract: 一种半导体器件的制造方法，在具备第1连接电极、已电连接到上述第1连接电极上的第1布线、和第1对准标记的基板上，在与上述第1布线电连接的状态下安装半导体元件。然后，通过上述第1对准标记的识别，对具备第2连接电极和已电连接到上述第2连接电极上的第2布线且在两面上形成有粘接剂层的核心基板与安装有上述半导体元件的基板，在进行定位的同时进行叠层，不使上述粘接剂硬化地在熔融温度下进行热压粘接，用粘接剂的粘附力把安装有上述半导体元件的基板临时固定到上述核心基板上。

公开(公告)号：CN102969264B

公开(公告)日：2015-11-18

申请号：CN201210320573.3

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 芳村淳 ,  大沟尚子

IPC: H01L21/683 ,  H01L21/50

CPC classification number: H01L21/6836 ,  H01L21/67132 ,  H01L21/67144 ,  H01L23/3121 ,  H01L24/75 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/75745 ,  H01L2224/758 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/181 ,  Y10T156/1744 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 提供一种保持半导体芯片间的粘接可靠性，并抑制吸附托架的脱离不良等的发生的层叠型半导体装置的制作方法。在实施方式的制作方法中，曝光并显影在半导体晶片1的电路面1a形成的感光性表面保护膜兼粘接剂层2形成的开口部之后，切断半导体晶片1，制作具有感光性表面保护膜兼粘接剂层2的半导体芯片7。由吸附托架9保持并拾取第2半导体芯片7B之后，通过第1感光性表面保护膜兼粘接剂层2A将第2半导体芯片7B与第1半导体芯片7A粘接。吸附托架9具有对第2半导体芯片7A的紧贴力比半导体芯片7A、7B间的紧贴力更低的吸附面9a。

公开(公告)号：CN102969264A

公开(公告)日：2013-03-13

申请号：CN201210320573.3

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 芳村淳 ,  大沟尚子

IPC: H01L21/683 ,  H01L21/50

CPC classification number: H01L21/6836 ,  H01L21/67132 ,  H01L21/67144 ,  H01L23/3121 ,  H01L24/75 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/75745 ,  H01L2224/758 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/181 ,  Y10T156/1744 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明提供一种保持半导体芯片间的粘接可靠性，并抑制吸附托架的脱离不良等的发生的层叠型半导体装置的制作方法。在实施方式的制作方法中，曝光并显影在半导体晶片1的电路面1a形成的感光性表面保护膜兼粘接剂层2形成的开口部之后，切断半导体晶片1，制作具有感光性表面保护膜兼粘接剂层2的半导体芯片7。由吸附托架9保持并拾取第2半导体芯片7B之后，通过第1感光性表面保护膜兼粘接剂层2A将第2半导体芯片7B与第1半导体芯片7A粘接。吸附托架9具有对第2半导体芯片7A的紧贴力比半导体芯片7A、7B间的紧贴力更低的吸附面9a。

公开(公告)号：CN1763942A

公开(公告)日：2006-04-26

申请号：CN200510108390.5

申请日：2005-10-13

Applicant: 株式会社东芝

Inventor： 大沟尚子 ,  松井干雄

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/49833 ,  H01L21/563 ,  H01L23/49816 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/73204 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/09701 ,  H01L2924/15331 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括：基底基板；所述基底基板之上的第1固定层；所述第1固定层之上的第1半导体芯片；所述第1半导体芯片的上方的第1基板；与所述第1半导体芯片离开，电连接所述第1基板和所述基底基板的多个第1连接部件；以及所述第1连接部件的周围的第1基板密封树脂层。

公开(公告)号：CN1387240A

公开(公告)日：2002-12-25

申请号：CN02119894.2

申请日：2002-05-17

Applicant: 株式会社东芝

Inventor： 松井干雄 ,  大沟尚子 ,  芳村淳 ,  佐藤隆夫

IPC: H01L21/50 ,  H01L21/98

CPC classification number: H01L23/49811 ,  H01L23/544 ,  H01L25/105 ,  H01L2223/54473 ,  H01L2224/16 ,  H01L2225/1023 ,  H01L2225/107 ,  H05K3/4614 ,  H05K3/4638

Abstract: 在具备第1连接电极、已电连到上述第1连接电极上的第1布线、和第1对准标记的基板上,在与上述第1布线电连的状态下安装半导体元件。然后,借助于上述第1对准标记的识别,对具备第2连接电极和已电连到上述第2连接电极上的第2布线且在两面上形成了粘接剂层的核心基板与已安装上上述半导体元件的基板,在进行定位的同时进行叠层,不使上述粘接剂硬化地在熔融温度下进行热压粘接,用粘接剂的粘附力把已安装上上述半导体元件的基板临时固定到上述核心基板上。