公开(公告)号：CN1667797A

公开(公告)日：2005-09-14

申请号：CN200510051377.0

申请日：2005-03-08

Applicant: 株式会社东芝

Inventor： 井守义久 ,  堀将彦

IPC: H01L21/301 ,  H01L21/78 ,  B28D5/00 ,  B23K26/00 ,  B23K101

CPC classification number: B28D5/0011 ,  B23K26/0006 ,  B23K26/38 ,  B23K26/40 ,  B23K2103/50 ,  B23K2103/56 ,  B28D1/221 ,  H01L21/6836 ,  H01L21/78 ,  H01L22/32 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在晶片中形成半导体元件，在该晶片的上层形成包含相对介电系数低的绝缘膜的多层膜。然后，在上述多层膜的切片线上边形成作为位置对准标记和测试焊盘中的至少一方发挥作用的金属层。其次，向把切片线上边的上述位置对准标记和测试焊盘覆盖起来的区域上照射激光。然后，通过对切片线的位置对准标记和测试焊盘中的至少一方上进行比激光的照射区域更窄的机械性的切片，使半导体晶片个片化，形成半导体芯片。

公开(公告)号：CN1333443C

公开(公告)日：2007-08-22

申请号：CN200510051377.0

申请日：2005-03-08

Applicant: 株式会社东芝

Inventor： 井守义久 ,  堀将彦

IPC: H01L21/301 ,  H01L21/78 ,  B28D5/00 ,  B23K26/00 ,  B23K101/40

CPC classification number: B28D5/0011 ,  B23K26/0006 ,  B23K26/38 ,  B23K26/40 ,  B23K2103/50 ,  B23K2103/56 ,  B28D1/221 ,  H01L21/6836 ,  H01L21/78 ,  H01L22/32 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在晶片中形成半导体元件，在该晶片的上层形成包含相对介电系数低的绝缘膜的多层膜。然后，在上述多层膜的切片线上边形成作为位置对准标记和测试焊盘中的至少一方发挥作用的金属层。其次，向把切片线上边的上述位置对准标记和测试焊盘覆盖起来的区域上照射激光。然后，通过对切片线的位置对准标记和测试焊盘中的至少一方上进行比激光的照射区域更窄的机械性的切片，使半导体晶片个片化，形成半导体芯片。

公开(公告)号：CN1551292A

公开(公告)日：2004-12-01

申请号：CN200410034757.9

申请日：2004-05-12

Applicant: 株式会社东芝

Inventor： 黑泽哲也 ,  井守义久

IPC: H01L21/00 ,  H01L21/301

CPC classification number: H01L21/78 ,  H01L21/304

Abstract: 本发明的课题在于提供在抗折强度方面优良的半导体器件及其制造方法。半导体芯片1具备：具有形成了半导体元件的主表面1MS、背面1RS和4个侧面1SA～1SD的基板；在侧面1SA～1SD的至少一个底部上形成的缺口S；以及在该缺口S的侧面Ss与基板的背面1RS交叉的边缘部分上设置的曲面R。

公开(公告)号：CN110310933B

公开(公告)日：2024-02-02

申请号：CN201810907422.5

申请日：2018-08-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 唐牛久美子 ,  池水守彦 ,  井守义久 ,  岸博明 ,  今田知彦 ,  清水晓人

IPC: H01L23/367 ,  H01L23/373 ,  H01L23/49 ,  H01L23/495 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31

Abstract: 本发明的实施方式提供具有散热性能良好的封装的半导体装置及半导体装置的制造方法。本发明的实施方式的半导体装置具备第1半导体芯片、散热构件和密封树脂，上述散热构件被设置于上述第1半导体芯片的一个面上且与上述第1半导体芯片连接，所述密封树脂将上述第1半导体芯片及上述散热构件密封。上述散热构件包含交缠的金属纤维和热固化性树脂。

公开(公告)号：CN110890340A

公开(公告)日：2020-03-17

申请号：CN201811442394.0

申请日：2018-11-29

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 清水晓人 ,  新德恭久 ,  井守义久 ,  岸博明 ,  细川淳 ,  今田知彦 ,  岛村伸也

IPC: H01L23/498 ,  H01L23/544 ,  H01L21/48

Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体芯片、配置在上述半导体芯片的周围的多个连接端子、包括将上述半导体芯片与上述多个连接端子电连接的多个布线在内的基座部件、以及填充在配置于上述基座部件上的上述半导体芯片与上述多个连接端子之间的树脂部件。上述树脂部件具有第1面、第2面和侧面，上述第1面与上述半导体芯片的和上述基座部件接触的面相连，上述第2面位于上述第1面的相反侧，上述侧面与上述第1面及上述第2面相连。上述多个连接端子位于上述树脂部件中，包含在上述第1面或上述第2面露出的第1接触面、和与上述第1接触面相连且在上述侧面露出的第2接触面。

公开(公告)号：CN100468612C

公开(公告)日：2009-03-11

申请号：CN200510069718.7

申请日：2005-03-25

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  田窪知章 ,  细川隆治 ,  井守义久 ,  佐藤隆夫 ,  黑泽哲也 ,  桐谷美佳

IPC: H01L21/00

CPC classification number: H01L23/3142 ,  H01L23/3121 ,  H01L23/3178 ,  H01L23/5222 ,  H01L23/5329 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/10155 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体器件，其包括：半导体元件，在所述半导体元件中，在半导体衬底的表面上形成有由包括绝缘膜的多个膜层构成的层叠膜，并且层叠膜的部分被从半导体衬底的表面上去除，从而在该部分暴露出半导体衬底；安装衬底，在其上安装半导体元件；以及树脂层，其利用树脂密封半导体元件的至少一个表面。

公开(公告)号：CN1292455C

公开(公告)日：2006-12-27

申请号：CN200410034757.9

申请日：2004-05-12

Applicant: 株式会社东芝

Inventor： 黑泽哲也 ,  井守义久

IPC: H01L21/00 ,  H01L21/301

CPC classification number: H01L21/78 ,  H01L21/304

Abstract: 本发明的课题在于提供在抗折强度方面优良的半导体器件及其制造方法。半导体芯片(1)具备：具有形成了半导体元件的主表面(1MS)、背面(1RS)和4个侧面(1SA～1SD)的基板；在侧面(1SA～1SD)的至少一个底部上形成的缺口(S)；以及在该缺口(S)的侧面(Ss)与基板的背面(1RS)交叉的边缘部分上设置的曲面(R)。

公开(公告)号：CN110890340B

公开(公告)日：2023-10-27

申请号：CN201811442394.0

申请日：2018-11-29

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 清水晓人 ,  新德恭久 ,  井守义久 ,  岸博明 ,  细川淳 ,  今田知彦 ,  岛村伸也

IPC: H01L23/498 ,  H01L23/544 ,  H01L21/48

Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体芯片、配置在上述半导体芯片的周围的多个连接端子、包括将上述半导体芯片与上述多个连接端子电连接的多个布线在内的基座部件、以及填充在配置于上述基座部件上的上述半导体芯片与上述多个连接端子之间的树脂部件。上述树脂部件具有第1面、第2面和侧面，上述第1面与上述半导体芯片的和上述基座部件接触的面相连，上述第2面位于上述第1面的相反侧，上述侧面与上述第1面及上述第2面相连。上述多个连接端子位于上述树脂部件中，包含在上述第1面或上述第2面露出的第1接触面、和与上述第1接触面相连且在上述侧面露出的第2接触面。

公开(公告)号：CN110310933A

公开(公告)日：2019-10-08

申请号：CN201810907422.5

申请日：2018-08-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 唐牛久美子 ,  池水守彦 ,  井守义久 ,  岸博明 ,  今田知彦 ,  清水晓人

IPC: H01L23/367 ,  H01L23/373 ,  H01L23/49 ,  H01L23/495 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31

Abstract: 本发明的实施方式提供具有散热性能良好的封装的半导体装置及半导体装置的制造方法。本发明的实施方式的半导体装置具备第1半导体芯片、散热构件和密封树脂，上述散热构件被设置于上述第1半导体芯片的一个面上且与上述第1半导体芯片连接，所述密封树脂将上述第1半导体芯片及上述散热构件密封。上述散热构件包含交缠的金属纤维和热固化性树脂。

公开(公告)号：CN100539089C

公开(公告)日：2009-09-09

申请号：CN200710153565.3

申请日：2007-09-21

Applicant: 株式会社东芝

Inventor： 井守义久

IPC: H01L23/10 ,  H01L23/31 ,  H01L23/488 ,  H01L21/78 ,  H01L21/50 ,  H01L21/58

CPC classification number: H01L21/563 ,  H01L23/055 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401

Abstract: 本发明的半导体装置，具备半导体元件，该半导体元件具备具有元件区域的半导体基板和在半导体基板上形成的包括低介电常数绝缘膜的叠层膜，以及被设置为至少切断低介电常数绝缘膜的激光加工槽。半导体元件对于布线基板通过突块电极进行连接。在半导体元件与布线基板之间，填充底填材料。底填材料的倒角长度Y(mm)，对于激光加工槽的宽度X(μm)，满足Y＞-0.233X+3.5(其中，X＞0、Y＞0)的条件。