-
公开(公告)号：CN102656692B
公开(公告)日：2014-12-03
申请号：CN201180004276.1
申请日：2011-12-15
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/145 , H01L27/2418 , H01L27/2463 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1616 , H01L45/1625 , H01L45/1683
Abstract: 包括：第一电极布线(151)，被形成为带状；第三层间绝缘层(16)；电阻变化层，被形成在覆盖存储单元孔(29)的底部及侧面的区域，且是由缺氧型过渡金属氧化物构成的第一电阻变化层(18a)、和由含氧率与所述第一电阻变化层(18a)不同的缺氧氮型过渡金属氧氮化物构成的第二电阻变化层(18b)的层叠构造体；第一电极(19)，被形成在存储单元孔(29)的内部；以及第一布线(22)，在至少覆盖存储单元孔(29)的开口的区域，在与第一电极布线(151)交叉的方向上被形成为带状，在将所述过渡金属表示为M、将第一电阻变化层(18a)的组成表示为MOz、将第二电阻变化层(18b)的组成表示为MOxNy的情况下，满足z＞x+y的关系。
-
公开(公告)号：CN1906755A
公开(公告)日：2007-01-31
申请号：CN200580001803.8
申请日：2005-04-11
Applicant: 松下电器产业株式会社
IPC: H01L21/8234 , H01L21/205 , H01L21/304 , H01L21/76 , H01L21/82 , H01L21/822 , H01L27/04 , H01L27/088
CPC classification number: H01L21/02381 , H01L21/02532 , H01L21/02639 , H01L21/76229 , H01L21/823412 , H01L21/823481 , H01L27/0207 , H01L27/088
Abstract: 本发明的半导体装置的制造方法包括：准备基板的工序(A)，该基板具备具有主面的半导体层，并具有在主面区分为多个元件有效区域(50、60)的分离区域(70)内形成的元件分离结构(STI)基板；在半导体层的主面的多个元件有效区域(50、60)中被选择的元件有效区域(50)上生长含有Si和Ge的外延层的工序(B)；以及多个元件有效区域(50、60)中，在形成外延层的元件有效区域(50)以及在每个未形成外延层的元件有效区域(A2)上，形成晶体管工序(C)。工序(A)包括在分离区域(70)内形成被元件分离结构(STI)包围的多个虚拟区域80的工序(a1)，工序(B)包括在多个虚拟区域(80)中被选择的区域上生长有与外延层相同的材料构成的层的工序(b1)。
-
公开(公告)号：CN102656692A
公开(公告)日：2012-09-05
申请号：CN201180004276.1
申请日：2011-12-15
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/145 , H01L27/2418 , H01L27/2463 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1616 , H01L45/1625 , H01L45/1683
Abstract: 本发明包括：第一电极布线(151)，被形成为带状；第三层间绝缘层(16)；电阻变化层，被形成在覆盖存储单元孔(29)的底部及侧面的区域，且是由缺氧型过渡金属氧化物构成的第一电阻变化层(18a)、和由含氧率与所述第一电阻变化层(18a)不同的缺氧氮型过渡金属氧氮化物构成的第二电阻变化层(18b)的层叠构造体；第一电极(19)，被形成在存储单元孔(29)的内部；以及第一布线(22)，在至少覆盖存储单元孔(29)的开口的区域，在与第一电极布线(151)交叉的方向上被形成为带状，在将所述过渡金属表示为M、将第一电阻变化层(18a)的组成表示为MOz、将第二电阻变化层(18b)的组成表示为MOxNy的情况下，满足z＞x+y的关系。
-
公开(公告)号：CN102576709A
公开(公告)日：2012-07-11
申请号：CN201180004244.1
申请日：2011-08-11
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , H01L27/2409 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1608 , H01L45/1675
Abstract: 本发明提供一种能够抑制非易失性存储元件间的初始击穿电压的偏差、防止成品率的降低的非易失性存储装置及其制造方法。包括：具有电阻变化层(106)与基板(117)的主面平行且平坦地形成的层叠结构的非易失性存储元件(108)；和与第一电极(105)和第二电极(107)中任一个电连接的插头(103)，插头(103)与非易失性存储元件(108)连接的一侧的端面的、与基板(117)的主面平行的面的插头(103)的面积，比作为导电区域的第一过渡金属氧化物层(115)的、与基板(117)的主面平行的截面的截面积大。
-
公开(公告)号：CN1762047A
公开(公告)日：2006-04-19
申请号：CN200480007417.5
申请日：2004-03-19
Applicant: 松下电器产业株式会社
IPC: H01L21/336 , H01L29/423 , H01L29/786 , H01L21/84 , H01L27/12
CPC classification number: H01L29/785 , H01L21/823431 , H01L27/0886 , H01L29/66795
Abstract: 一种半导体装置，其具有：形成有沟槽的半导体基板、埋设在沟槽内且由含有相同的导电型杂质的半导体所形成的源极区域以及漏极区域、埋设在沟槽内且设置在上述源极区域与上述漏极区域之间的半导体FIN、从半导体FIN的侧面连续设置到其上面的栅极绝缘膜、设置在栅极绝缘膜上的栅电极、以及设置在沟槽内且包围源极区域与漏极区域的第1绝缘膜。
-
Patent Agency Ranking
公开(公告)号：CN102576709B
公开(公告)日：2015-03-04
申请号：CN201180004244.1
申请日：2011-08-11
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , H01L27/2409 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1608 , H01L45/1675
Abstract: 本发明提供一种能够抑制非易失性存储元件间的初始击穿电压的偏差、防止成品率的降低的非易失性存储装置及其制造方法。包括：具有电阻变化层(106)与基板(117)的主面平行且平坦地形成的层叠结构的非易失性存储元件(108)；和与第一电极(105)和第二电极(107)中任一个电连接的插头(103)，插头(103)与非易失性存储元件(108)连接的一侧的端面的、与基板(117)的主面平行的面的插头(103)的面积，比作为导电区域的第一过渡金属氧化物层(115)的、与基板(117)的主面平行的截面的截面积大。
-
公开(公告)号：CN103168359A
公开(公告)日：2013-06-19
申请号：CN201180035067.3
申请日：2011-11-30
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/1253 , H01L27/101 , H01L27/1052 , H01L27/2409 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1625 , H01L45/1675
Abstract: 本发明的非易失性存储元件（10）具有：第1金属布线（103）；插塞（107），形成于第1金属布线（103）上，并与第1金属布线（103）连接；层叠体（150），包括第1电极（108）和第2电极（111）和电阻变化层（113），并形成于插塞（107）上，插塞（107）与第1电极（108）连接；第2金属布线（119），形成于层叠体（150）上，直接与第2电极（111）连接；以及侧壁保护层（115），具有绝缘性和氧阻隔性，覆盖层叠体（150）的侧壁，第2金属布线（119）的下表面的一部分位于层叠体（150）的上表面的下侧。
-
公开(公告)号：CN103210491B
公开(公告)日：2015-09-09
申请号：CN201280003672.7
申请日：2012-03-21
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
Abstract: 本发明提供一种非易失性存储装置的制造方法，是电阻变化型的非易失性存储装置的制造方法，与适合于微小铜布线形成的双金属镶嵌工艺之间的匹配性、且能够实现大容量及高集成化，其包括：形成电阻变化元件、接触孔（106）以及布线槽（108a）的工序；以及，以覆盖布线槽（108a）且不覆盖接触孔（106）的底面的方式，在层间绝缘层（102）以及（112）以及电阻变化层（104）上形成双向二极管元件的电流控制层（111）的工序。
-
公开(公告)号：CN102959711B
公开(公告)日：2014-06-18
申请号：CN201280001036.0
申请日：2012-02-14
Applicant: 松下电器产业株式会社
Inventor： 空田晴之
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/7813 , H01L21/044 , H01L21/049 , H01L21/28264 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/42368 , H01L29/42376 , H01L29/4238 , H01L29/515 , H01L29/66045 , H01L29/66068 , H01L29/66734 , H01L29/7397 , H01L29/7828
Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置(100)具备：配置于基板(1)的主面上且由宽带隙半导体构成的半导体层(2)、配置于半导体层(2)且具有底面及侧面的沟槽(5)、配置于沟槽(5)的底面及侧面上的绝缘区域(11)、以及配置于沟槽(5)内且通过绝缘区域(11)而与半导体层(2)绝缘的导电层(7)，绝缘区域(11)包括：配置于沟槽(5)的底面及侧面上的栅极绝缘膜(6)；和在沟槽(5)的底部配置于栅极绝缘膜(6)与导电层(7)之间的空隙(10)，栅极绝缘膜(6)在沟槽(5)侧面的一部分上与导电层(7)相接、而在沟槽(5)底面上与导电层(7)并不相接，从沟槽(5)的底面到导电层(7)的下表面为止的绝缘区域(11)的厚度，在沟槽的中央部要比沟槽的所述侧面附近大。
-
公开(公告)号：CN102918647A
公开(公告)日：2013-02-06
申请号：CN201180019726.4
申请日：2011-04-21
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L21/3205 , H01L27/10 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , G11C13/0007 , G11C2213/51 , H01L21/76807 , H01L21/76849 , H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1683
Abstract: 一种电阻变化稳定且适合于细微化的电阻变化型的非易失性存储装置，具有：第1布线（101），由势垒金属层（101b）和主层（101a）构成，势垒金属层（101b）覆盖形成于第1层间绝缘层（103a）的布线槽的底面和侧面，主层（101a）填充所述布线槽的内部；第1电极（102），由贵金属构成，并覆盖第1布线（101）的上表面；多个存储单元孔（104），形成于第2层间绝缘层（103b）；电阻变化层（105），形成于存储单元孔（104）内，并与第1电极（102）相接；以及覆盖电阻变化层（105）和存储单元孔（104）的第2布线（106），在存储单元孔（104）附近的区域（101A）中，在第1布线（101）的宽度方向的任意截面中，主层（101a）被势垒金属层（101b）及第1电极（102）覆盖。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.03 seconds)
