公开(公告)号：CN103370790B

公开(公告)日：2016-01-20

申请号：CN201280008882.5

申请日：2012-12-17

申请人： 松下电器产业株式会社

发明人： 川岛良男 ,  早川幸夫

IPC分类号： H01L27/105 ,  G11C13/00 ,  H01L45/00 ,  H01L49/00 ,  H01L49/02

CPC分类号： G11C13/0064 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1675

摘要： 非易失性存储装置具备：存储器单元阵列（10），具有由电阻变化元件（141）和第1电流控制元件（142）构成的多个存储器单元（11）；以及电流控制元件参数产生电路（20），具有配置在基板（100）与第2层间绝缘层（105）之间的第3布线（203）、配置在第2层间绝缘层（105）上的第4布线（219）、在第3布线（203）与第4布线（219）之间通过将电阻变化元件（141）除去而不经由电阻变化元件（141）地与第3布线（203）及第4布线（219）连接、且具有与第1电流控制元件（142）相同的非线性电流控制特性的第2电流控制元件（242）。

公开(公告)号：CN102630340B

公开(公告)日：2014-11-12

申请号：CN201180004319.6

申请日：2011-11-10

申请人： 松下电器产业株式会社

发明人： 三河巧 ,  早川幸夫 ,  二宫健生 ,  川岛良男

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L27/101 ,  G11C13/0007 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： 本发明的目的在于提供能够初始击穿时的低电压以及高速工作、且能够抑制接触插塞的氧化的电阻变化型非易失性半导体存储元件的制造方法，在包括由形成在接触插塞(104)上的下部电极(105)、电阻变化层(106)、上部电极(107)构成的电阻变化元件的非易失性半导体存储元件的制造方法中，在将第一导电膜(105′)图形化来形成下部电极(105)之前具有，为了使电阻变化层(106)的端部绝缘化而进行氧化的工序。

公开(公告)号：CN102449763B

公开(公告)日：2014-07-09

申请号：CN201180002264.5

申请日：2011-03-07

申请人： 松下电器产业株式会社

发明人： 川岛良男 ,  三河巧 ,  早川幸夫

IPC分类号： H01L27/105 ,  H01L21/768 ,  H01L23/522 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/146 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： 提供一种能够抑制电阻值不均匀的电阻变化型的非易失性存储元件。本发明的非易失性存储元件具有：硅基板(11)；下部电极层(102)，形成在硅基板(11)上；电阻变化层，形成在下部电极层(102)上；上部电极层(104)，形成在电阻变化层上；第二层间绝缘层(19)，以至少覆盖下部电极层(102)、电阻变化层的侧面而形成；压力缓和区域层(105)，使用比用于第二层间绝缘层(19)的绝缘层应力小的材料以至少直接覆盖上部电极层(104)的上表面以及侧面的方式来进行设置，缓和针对上部电极层(104)的应力；第二触点(16)到达上部电极层(104)而形成；以及，布线图案(18)，与第二触点(16)相连接。

公开(公告)号：CN101946321B

公开(公告)日：2014-03-26

申请号：CN200980104930.9

申请日：2009-02-09

申请人： 松下电器产业株式会社

发明人： 三河巧 ,  川岛良男 ,  有田浩二 ,  二宫健生

IPC分类号： H01L27/10 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L27/101 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1675

摘要： 一种非易失性半导体存储装置(100)，包括：形成有晶体管(101)的基板(102)；在所述基板上覆盖所述晶体管形成的第一层间绝缘层(103)；在所述第一层间绝缘层上形成、与所述晶体管的漏极电极(101a)或源极电极(101b)电连接的第一接触插头(104)或第二接触插头(105)；覆盖所述第一接触插头的至少一部分形成的电阻变化层(106)；在所述电阻变化层上形成的第一配线(107)；和覆盖所述第二接触插头的至少一部分形成的第二配线(108)，所述电阻变化层的端面和所述第一配线的端面在同一面内。

公开(公告)号：CN102217067A

公开(公告)日：2011-10-12

申请号：CN201080003184.7

申请日：2010-09-13

申请人： 松下电器产业株式会社

发明人： 三河巧 ,  川岛良男

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/04 ,  H01L27/101 ,  H01L27/2409 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1625 ,  H01L45/1675

摘要： 本发明的目的在于，通过降低用于使电阻变化的击穿电压且抑制其不均匀，从而实现存储器的微细化·大容量化。本发明的非易失性存储装置(10)具备：下部电极(105)，形成在基板(100)上；第1电阻变化层(106a)，形成在下部电极(105)上，由过渡金属氧化物构成；第2电阻变化层(106b)，形成在第1电阻变化层(106a)上，由含氧量比第1电阻变化层(106a)的过渡金属氧化物高的过渡金属氧化物构成；以及上部电极(107)，形成在第2电阻变化层(106b)上；在第1电阻变化层(106a)与第2电阻变化层(106b)之间的界面处存在台阶(106ax)。第2电阻变化层(106b)覆盖该台阶(106ax)形成，且在台阶(106ax)的上方具有弯曲部(106bx)。

公开(公告)号：CN101542727A

公开(公告)日：2009-09-23

申请号：CN200780038564.2

申请日：2007-10-12

申请人： 松下电器产业株式会社

发明人： 三河巧 ,  高木刚 ,  川岛良男 ,  有田浩二

IPC分类号： H01L27/10

CPC分类号： H01L27/101 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1683

摘要： 本发明提供非易失性存储元件阵列及其制造方法。在半导体芯片的基板(26)上形成有下部电极(22)，下部电极(22)的上部被第一层间绝缘膜(27)覆盖。在该下部电极(22)上构成有贯通第一层间绝缘膜(27)而形成的第一接触孔(28)，构成可变电阻膜(24)的低电阻层(29)被埋入第一接触孔(28)中。进一步，在第一层间绝缘膜(27)和低电阻层(29)之上形成有高电阻层(30)，可变电阻膜(24)构成为包括各一层该高电阻层(30)和低电阻层(29)的多层的电阻层。进一步，构成存储部(25)的低电阻层(29)至少与邻接的存储部(25)分离。

公开(公告)号：CN103460383B

公开(公告)日：2016-01-06

申请号：CN201280016903.8

申请日：2012-04-11

申请人： 松下电器产业株式会社

发明人： 川岛良男 ,  三河巧 ,  今井伸一

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/1675 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146

摘要： 本发明的电阻变化型的非易失性存储元件的制造方法包括：在基板（11）上形成下部电极层（2）的工序；在下部电极层（2）上形成由缺氧型的金属氧化物构成的电阻变化层（3）的工序；在电阻变化层（3）上形成上部电极层（4）的工序；以及在上部电极层（4）上形成掩模图案，并以掩模图案为掩模对上部电极层（4）、电阻变化层（3）及下部电极层（2）进行蚀刻而形成图案的工序；在蚀刻的工序中，至少在用于对电阻变化层（3）进行蚀刻的蚀刻气体中使用含有溴的气体。

公开(公告)号：CN102428560B

公开(公告)日：2014-07-02

申请号：CN201180002106.X

申请日：2011-03-16

申请人： 松下电器产业株式会社

发明人： 早川幸夫 ,  三河巧 ,  川岛良男 ,  二宫健生

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： G11C13/004 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0083 ,  G11C2213/56 ,  G11C2213/79 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： 一种能够进行低电压下的初始化的非易失性存储元件，具备电阻变化层(116)，介于下部电极(105)和上部电极(107)之间，根据给两个电极间供应的电信号其电阻值可逆地变化。电阻变化层(116)由第1电阻变化层(1161)和第2电阻变化层(1162)至少2层构成，第1电阻变化层(1161)由第1过渡金属氧化物(116b)构成，第2电阻变化层(1162)由第2过渡金属氧化物(116a)和第3过渡金属氧化物(116c)构成，第2过渡金属氧化物(116a)的缺氧率比第1过渡金属氧化物(116b)的缺氧率及第3过渡金属氧化物(116c)的缺氧率的任一个都高，第2过渡金属氧化物(116a)及第3过渡金属氧化物(116c)和第1电阻变化层(1161)相接。

公开(公告)号：CN103262240A

公开(公告)日：2013-08-21

申请号：CN201280002050.2

申请日：2012-02-22

申请人： 松下电器产业株式会社

发明人： 川岛良男 ,  三河巧 ,  高桥一郎

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/1608 ,  H01L27/2418 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/146 ,  H01L45/1675

摘要： 本发明的非易失性存储元件的制造方法包括如下工序：形成第一下部电极层（108）、电流控制层（109）和第一上部电极层（110），并在第一上部电极层（110）上形成第二下部电极层（311）、电阻变化层（112）及第二上部电极层（313）的工序；对第二上部电极层（313）、电阻变化层（112）和第二下部电极层（311）进行图案形成的工序；使用蚀刻第二下部电极层（311）的速度至少比第二上部电极层（313）及电阻变化层（112）慢的蚀刻，将第二下部电极层（311）作为掩膜，对第一上部电极层（110）、电流控制层（109）和第一下部电极层（108）进行图案形成来形成电流控制元件（142），并形成具有比电流控制元件（142）小的面积的电阻变化元件的工序。

公开(公告)号：CN103119717A

公开(公告)日：2013-05-22

申请号：CN201280002048.5

申请日：2012-09-10

申请人： 松下电器产业株式会社

发明人： 村濑英昭 ,  三河巧 ,  川岛良男 ,  姫野敦史

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/16 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1675

摘要： 包括：在基板上形成第1导电膜（105’）的工序（c）；在第1导电膜（105’）上，形成第1金属氧化物层（106x”）、缺氧度与第1金属氧化物层不同的第2金属氧化物层（106y”）、以及第2导电膜（107’）的工序（d、e）；通过对第2导电膜（107’）进行构图来形成第2电极（107）的工序（f）；通过对第1金属氧化物层（106x”）和第2金属氧化物层（106y”）进行构图来形成电阻变化层（106）的工序（g）；将电阻变化层（106）的侧部蚀刻至在与基板的主面平行的面内比第2电极（107）的轮廓更向内侧进入的位置的工序（h）；以及在将电阻变化层（106）的侧部除去的工序之后，或者在与该工序的同一工序中，通过对第1导电膜（105’）进行构图来形成第1电极（105）的工序（i）。