使用氮化硼掩模的碳硬模开口
    1.
    发明公开

    公开(公告)号:CN119522469A

    公开(公告)日:2025-02-25

    申请号:CN202380052711.0

    申请日:2023-06-21

    Abstract: 示例性半导体处理方法可包括将含氧前驱物提供到半导体处理腔室的处理区域。方法可包括形成含氧前驱物的等离子体以产生含氧等离子体流出物。方法可包括使处理区域中容纳的基板与含氧等离子体流出物接触。基板可包括上覆于含碳材料的含硼和氮的材料。含硼和氮的材料包含多个开口。方法可包括蚀刻含碳材料。

    脉冲蚀刻处理
    2.
    发明公开
    脉冲蚀刻处理 审中-实审

    公开(公告)号:CN119156690A

    公开(公告)日:2024-12-17

    申请号:CN202380038855.0

    申请日:2023-05-03

    Inventor: Y·周 符谦

    Abstract: 本文描述一种蚀刻样品的方法。所述方法包括执行等离子体蚀刻脉冲。所述等离子体蚀刻脉冲是通过朝向所述样品引导包括四氯化硅(SiCl4)和稀释剂的气流来执行的。引导所述气流的同时,施加偏压功率以实现偏压状态达第一时间段。然后,施加源功率,以实现源状态达第二时间段,然后不施加偏压功率和源功率,以实现恢复状态达第三时间段。重复所述等离子体蚀刻脉冲,直到蚀刻了目标量的样品为止。

    碳间隙填充处理
    3.
    发明公开

    公开(公告)号:CN118120043A

    公开(公告)日:2024-05-31

    申请号:CN202280070036.X

    申请日:2022-10-10

    Abstract: 示例性半导体处理方法可以包括向半导体处理腔室的处理区域提供含碳前驱物。基板可以设置在处理区域内。基板可以限定一个或多个凹陷特征。所述方法可以包括向处理区域提供第二前驱物。所述方法可以包括在处理区域中形成含碳前驱物和第二前驱物的等离子体。形成含碳前驱物和第二前驱物的等离子体可以是在大于或约500W的等离子体功率下执行的。所述方法可以包括在基板上沉积含碳材料。含碳材料可在一个或多个凹陷特征内延伸。所述方法可以包括,将含碳材料沉积达第一时间段后,沉积含碳材料达第二时间段的同时施加偏压功率。

    具有蚀刻副产物自清洁的干式蚀刻

    公开(公告)号:CN120035879A

    公开(公告)日:2025-05-23

    申请号:CN202380072629.4

    申请日:2023-10-09

    Abstract: 一种方法包括:在蚀刻腔室内提供基底结构,所述基底结构包括设置在基板上的目标层和设置在目标层上的蚀刻掩模;在蚀刻腔室内使用亚硫酰氯来干式蚀刻目标层以获得经处理的基底结构;以及之后形成多个特征。经处理的基底结构包括由蚀刻掩模限定的多个特征和多个开口。所述方法进一步包括从蚀刻腔室移除经处理的基底结构。在一些实施例中,目标层包括碳。在一些实施例中,在低于零度的温度下执行干式蚀刻。

    选择性硅沉积
    5.
    发明公开
    选择性硅沉积 审中-实审

    公开(公告)号:CN118103950A

    公开(公告)日:2024-05-28

    申请号:CN202280068532.1

    申请日:2022-10-10

    Inventor: Y·周 符谦

    Abstract: 示例性半导体处理方法可包括:将含硅前驱物提供至半导体处理腔室的处理区域。基板可设置在所述处理区域内。所述基板可包括由所述基板的多个暴露区域所分隔的一个或多个图案化特征。所述方法可包括:将含氢前驱物提供至所述半导体处理腔室的所述处理区域。所述方法可包括:形成所述含硅前驱物和所述含氢前驱物的等离子体。形成所述含硅前驱物和所述含氢前驱物的所述等离子体可在小于或约1000W的等离子体功率下执行。所述方法可包括:沿着所述基板在所述一个或多个图案化特征上沉积含硅材料。可以以相对于所述基板的所述暴露区域上的沉积至少为2:1的速率在所述图案化特征上沉积所述含硅材料。

    在半导体基板的顶表面和底表面上的选择性碳沉积

    公开(公告)号:CN117581332A

    公开(公告)日:2024-02-20

    申请号:CN202280045629.0

    申请日:2022-06-16

    Abstract: 描述一种半导体处理方法,其包括将基板提供至反应腔室,其中基板包括具有顶表面和底表面的基板沟槽。包括含碳气体和含氮气体的沉积气体流至反应腔室的等离子体激发区域中。由沉积气体产生具有小于或约为4eV的电子温度的沉积等离子体。方法进一步包括在基板沟槽的顶表面和底表面上沉积含碳层,其中所沉积的含碳层具有大于或约为3:1的顶表面对底表面厚度比率。也描述一种半导体结构,其包括在至少第一沟槽和第二沟槽的顶表面和底表面上的所沉积的含碳层,其中含碳层具有大于或约为3:1的顶表面对底表面厚度比率。

Patent Agency Ranking