公开(公告)号：CN118120043A

公开(公告)日：2024-05-31

申请号：CN202280070036.X

申请日：2022-10-10

Applicant: 应用材料公司

Inventor： A·S·巴加尔 ,  符谦

IPC: H01L21/02 ,  C23C16/26 ,  C23C16/04 ,  C23C16/50 ,  C23C16/56

Abstract: 示例性半导体处理方法可以包括向半导体处理腔室的处理区域提供含碳前驱物。基板可以设置在处理区域内。基板可以限定一个或多个凹陷特征。所述方法可以包括向处理区域提供第二前驱物。所述方法可以包括在处理区域中形成含碳前驱物和第二前驱物的等离子体。形成含碳前驱物和第二前驱物的等离子体可以是在大于或约500W的等离子体功率下执行的。所述方法可以包括在基板上沉积含碳材料。含碳材料可在一个或多个凹陷特征内延伸。所述方法可以包括，将含碳材料沉积达第一时间段后，沉积含碳材料达第二时间段的同时施加偏压功率。

公开(公告)号：CN117581332A

公开(公告)日：2024-02-20

申请号：CN202280045629.0

申请日：2022-06-16

Applicant: 应用材料公司

Inventor： A·S·巴加尔 ,  符谦 ,  K-T·刘 ,  C·刘

IPC: H01L21/02

Abstract: 描述一种半导体处理方法，其包括将基板提供至反应腔室，其中基板包括具有顶表面和底表面的基板沟槽。包括含碳气体和含氮气体的沉积气体流至反应腔室的等离子体激发区域中。由沉积气体产生具有小于或约为4eV的电子温度的沉积等离子体。方法进一步包括在基板沟槽的顶表面和底表面上沉积含碳层，其中所沉积的含碳层具有大于或约为3:1的顶表面对底表面厚度比率。也描述一种半导体结构，其包括在至少第一沟槽和第二沟槽的顶表面和底表面上的所沉积的含碳层，其中含碳层具有大于或约为3:1的顶表面对底表面厚度比率。