-
-
公开(公告)号：CN113678260A
公开(公告)日：2021-11-19
申请号：CN202080012731.1
申请日：2020-01-27
Applicant: 应用材料公司
IPC: H01L29/45 , H01L29/08 , H01L29/417 , H01L21/8234 , H01L21/768 , H01L29/66 , H01L21/67
Abstract: 本公开内容大致上关于形成半导体器件的方法、一种半导体器件及一种处理腔室。该方法包括：在处理系统中形成源极/漏极区域；在该处理系统中于该源极/漏极区域上形成掺杂的半导体层；形成金属硅化物层；形成介电材料；在该介电材料中形成沟槽；以及以导体填充该沟槽。在不破真空的情况下形成该源极/漏极区域、该掺杂的半导体层和该金属硅化物层。一种半导体器件包括多个层，且该半导体器件具有减小的接触电阻。一种处理系统被配置成执行该方法并且形成该半导体器件。本公开内容的实施方式使得能够通过使用整合工艺形成具有减小的接触电阻的源极/漏极接触，该整合工艺容许在同一处理系统内执行形成源极/漏极接触的各种操作。
-
公开(公告)号：CN115552580A
公开(公告)日：2022-12-30
申请号：CN202180031822.4
申请日：2021-08-17
Applicant: 应用材料公司
Abstract: 本发明提供用于在外延腔室中处理半导体基板的方法和设备，所述方法和设备被构造成用以针对基板和内部腔室部件两者来映射温度分布。在一个实施方式中，半导体处理腔室具有主体，该主体具有界定内部空间的天花板和下部分。基板支撑件设置于该内部空间中。安装板在内部空间外部耦接至天花板。移动组件耦接至安装板。传感器耦接至该移动组件并且相对于该天花板是可移动的。该传感器被构造成用以检测该内部空间中的温度位置。
-
公开(公告)号：CN112930591A
公开(公告)日：2021-06-08
申请号：CN201980059554.X
申请日：2019-09-03
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/677
Abstract: 本文论述的系统及方法用于群集工具，群集工具可用于MOSFET装置制造，MOSFET装置包括NMOS及PMOS装置。群集工具包括处理腔室，用于预清洁、金属硅化物或金属锗化物膜形成、及表面保护操作，如覆盖和氮化作用。群集工具可包括被配置为形成源极和漏极的一个或多个处理腔室。将在群集工具中制造的装置制造成具有至少一个保护层，此至少一个保护层形成于金属硅化物或金属锗化物膜上方以在处理期间保护膜免受污染并且传送至分隔系统。
-
公开(公告)号：CN112385046A
公开(公告)日：2021-02-19
申请号：CN201980044705.4
申请日：2019-07-05
Applicant: 应用材料公司
Inventor： 本杰明·科伦坡 , 图沙尔·曼德雷卡尔 , 帕特里夏·M·刘 , 苏克图·阿伦·帕里克 , 马蒂亚斯·鲍尔 , 迪米特里·R·基乌西斯 , 桑杰·纳塔拉扬 , 阿布舍克·杜贝
IPC: H01L29/66 , H01L29/78 , H01L21/8238 , H01L21/02 , H01L21/3065 , H01L21/677 , H01L21/67
Abstract: 一种finFET器件包括掺杂的源极及/或漏极延伸部，所述源极及/或漏极延伸部设置在finFET的栅极间隔物与其上设置n掺杂或p掺杂的源极或漏极延伸部的半导体基板的主体半导体部分之间。掺杂的源极或漏极延伸部通过选择性外延生长(SEG)工艺形成在靠近栅极间隔物形成的空腔中。在形成空腔之后，先进处理控制(APC)(亦即，整合的度量法)用于在不将基板暴露于氧化环境的情况下确定凹陷距离。各向同性蚀刻工艺、度量法及选择性外延生长可在同一平台中执行。
-
Patent Agency Ranking
公开(公告)号：CN112930591B
公开(公告)日：2025-02-28
申请号：CN201980059554.X
申请日：2019-09-03
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/677
Abstract: 本文论述的系统及方法用于群集工具，群集工具可用于MOSFET装置制造，MOSFET装置包括NMOS及PMOS装置。群集工具包括处理腔室，用于预清洁、金属硅化物或金属锗化物膜形成、及表面保护操作，如覆盖和氮化作用。群集工具可包括被配置为形成源极和漏极的一个或多个处理腔室。将在群集工具中制造的装置制造成具有至少一个保护层，此至少一个保护层形成于金属硅化物或金属锗化物膜上方以在处理期间保护膜免受污染并且传送至分隔系统。
-
公开(公告)号：CN112385046B
公开(公告)日：2024-12-27
申请号：CN201980044705.4
申请日：2019-07-05
Applicant: 应用材料公司
Inventor： 本杰明·科伦坡 , 图沙尔·曼德雷卡尔 , 帕特里夏·M·刘 , 苏克图·阿伦·帕里克 , 马蒂亚斯·鲍尔 , 迪米特里·R·基乌西斯 , 桑杰·纳塔拉扬 , 阿布舍克·杜贝
IPC: H01L29/66 , H01L29/78 , H01L21/8238 , H01L21/02 , H01L21/3065 , H01L21/677 , H01L21/67
Abstract: 一种finFET器件包括掺杂的源极及/或漏极延伸部，所述源极及/或漏极延伸部设置在finFET的栅极间隔物与其上设置n掺杂或p掺杂的源极或漏极延伸部的半导体基板的主体半导体部分之间。掺杂的源极或漏极延伸部通过选择性外延生长(SEG)工艺形成在靠近栅极间隔物形成的空腔中。在形成空腔之后，先进处理控制(APC)(亦即，整合的度量法)用于在不将基板暴露于氧化环境的情况下确定凹陷距离。各向同性蚀刻工艺、度量法及选择性外延生长可在同一平台中执行。
-
公开(公告)号：CN115004340A
公开(公告)日：2022-09-02
申请号：CN202080074377.5
申请日：2020-10-26
Applicant: 应用材料公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 可执行处理方法以产生可包括高k介电材料的半导体结构。方法可包括以下步骤：在半导体基板上方形成硅层。半导体基板可包括硅锗。方法可包括以下步骤：在维持硅层的一部分与半导体基板接触的同时，氧化硅层的一部分以形成牺牲氧化物。方法可包括以下步骤：移除牺牲氧化物。方法可包括以下步骤：氧化与半导体基板接触的硅层的该部分以形成含氧材料。方法可包括以下步骤：形成覆盖含氧材料的高k介电材料。
-
公开(公告)号：CN114270487A
公开(公告)日：2022-04-01
申请号：CN202080053036.X
申请日：2020-06-26
Applicant: 应用材料公司
Inventor： 朱作明 , 刘树坤 , 阿拉·莫拉迪亚 , 朱恩乐 , 芙洛拉·芳-松·张 , 维伦·K·内斯托洛夫 , 叶祉渊 , 宾杜萨加·马拉·圣卡拉通 , 马克西姆·D·沙波什尼科夫 , 苏伦德拉·辛格·斯利瓦斯塔瓦 , 丛者澎 , 帕特里夏·M·刘 , 埃罗尔·C·桑切斯 , 詹妮·C·林 , 舒伯特·S·楚 , 巴拉克里希南·R·贾姆帕纳
Abstract: 一种用于在处理腔室内处理基板的方法，包含以下步骤：接收与设置在处理腔室内的目标元件上的膜相对应的第一辐射信号；分析第一辐射信号；和基于分析的第一辐射信号来控制基板的处理。处理腔室包括：基板支撑件，配置成将基板支撑在处理空间内；和控制器，耦合到配置成接收第一辐射信号的第一感测装置。
-
公开(公告)号：CN111180359A
公开(公告)日：2020-05-19
申请号：CN201911029308.8
申请日：2019-10-28
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/3065
Abstract: 一般，本文描述的实施例涉及用于在形成为超晶格的一部分的修整的层上形成包覆层的集成解决方案。在一个实施例中，在处理系统的第一处理腔室中选择性地蚀刻第一材料。所述第一材料设置在处于基板上的沟道区域中的所述第一材料和第二材料的交替层内。在所述处理系统的所述第一处理腔室中修整所述第二材料的一部分。将所述基板从所述处理系统的所述第一处理腔室传送到所述处理系统的第二处理腔室，而不将所述基板暴露于在所述处理系统外部的周边环境。在所述处理系统的所述第二处理腔室中在所修整的第二材料的相应层上外延地生长包覆层。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.02 seconds)
