-
Patent Agency Ranking
公开(公告)号：CN116508160A
公开(公告)日：2023-07-28
申请号：CN202180070324.0
申请日：2021-10-13
Applicant: 应用材料公司
IPC: H01L29/423
Abstract: 兹描述水平全环绕栅极装置及制造所述装置的方法。所述hGAA装置包含氧化物层及半导体材料层，所述半导体材料层位于装置的源极区域与漏极区域之间。所述方法包括以下步骤：在纳米片通道层上生长保形的外延层，随后进行自由基等离子体氧化(RPO)以将保形的外延层氧化。替代方法包括以下步骤：在纳米片通道层上生长保形的外延层，随后进行表面加工，接着进行自由基等离子体氧化(RPO)以使保形的外延层氧化。
-
公开(公告)号：CN114514597A
公开(公告)日：2022-05-17
申请号：CN202080068741.7
申请日：2020-10-01
Applicant: 应用材料公司
Inventor： 史蒂文·C·H·洪 , 本杰明·科伦坡 , 罗源辉 , 李炳灿 , 约翰内斯·F·斯温伯格 , 特里萨·克莱默·瓜里尼 , 马尔科姆·J·贝文
IPC: H01L21/02 , H01L21/28 , H01L21/335 , H01L21/336 , H01L21/67 , H01L29/423 , H01L29/51 , H01L29/775 , C23C8/02 , C23C8/16 , C23C8/80 , C23C16/40 , C23C16/455 , C23C16/56 , C30B25/02 , C30B29/06 , C30B29/52 , C30B33/00 , C30B33/08 , B82Y10/00
Abstract: 本案说明一种制造环绕式栅极电子装置的方法。此方法包括以下步骤：通过增强原位蒸汽产生处理并结合低K层的原子层沉积来形成热氧化物层。薄热氧化物层钝化环绕式栅极(GAA)的硅层与介电层之间的界面。在低K层的沉积之后的钝化处理降低本体缺陷(bulk trap)及增强GAA晶体管的击穿性能。
-
公开(公告)号：CN113678260A
公开(公告)日：2021-11-19
申请号：CN202080012731.1
申请日：2020-01-27
Applicant: 应用材料公司
IPC: H01L29/45 , H01L29/08 , H01L29/417 , H01L21/8234 , H01L21/768 , H01L29/66 , H01L21/67
Abstract: 本公开内容大致上关于形成半导体器件的方法、一种半导体器件及一种处理腔室。该方法包括：在处理系统中形成源极/漏极区域；在该处理系统中于该源极/漏极区域上形成掺杂的半导体层；形成金属硅化物层；形成介电材料；在该介电材料中形成沟槽；以及以导体填充该沟槽。在不破真空的情况下形成该源极/漏极区域、该掺杂的半导体层和该金属硅化物层。一种半导体器件包括多个层，且该半导体器件具有减小的接触电阻。一种处理系统被配置成执行该方法并且形成该半导体器件。本公开内容的实施方式使得能够通过使用整合工艺形成具有减小的接触电阻的源极/漏极接触，该整合工艺容许在同一处理系统内执行形成源极/漏极接触的各种操作。
-
公开(公告)号：CN113678260B
公开(公告)日：2025-02-07
申请号：CN202080012731.1
申请日：2020-01-27
Applicant: 应用材料公司
Abstract: 本公开内容大致上关于形成半导体器件的方法、一种半导体器件及一种处理腔室。该方法包括：在处理系统中形成源极/漏极区域；在该处理系统中于该源极/漏极区域上形成掺杂的半导体层；形成金属硅化物层；形成介电材料；在该介电材料中形成沟槽；以及以导体填充该沟槽。在不破真空的情况下形成该源极/漏极区域、该掺杂的半导体层和该金属硅化物层。一种半导体器件包括多个层，且该半导体器件具有减小的接触电阻。一种处理系统被配置成执行该方法并且形成该半导体器件。本公开内容的实施方式使得能够通过使用整合工艺形成具有减小的接触电阻的源极/漏极接触，该整合工艺容许在同一处理系统内执行形成源极/漏极接触的各种操作。
-
-
-
-
Search Results
5
records
(took 0.02 seconds)
