用于隔离结构的伸缩衬里层

    公开(公告)号:CN111199918A

    公开(公告)日:2020-05-26

    申请号:CN201911052573.8

    申请日:2019-10-31

    Abstract: 一般地,本文所述的示例涉及用于在基板上的鳍片之间形成隔离结构(例如,浅沟槽隔离(STI))的方法和处理系统。在一个示例中,在基板上形成鳍片。在所述鳍片上和所述鳍片之间共形地形成衬里层。形成所述衬里层包括在所述鳍片上和所述鳍片之间共形地沉积预衬里层,以及使用等离子体处理使所述预衬里层致密化以形成所述衬里层。在所述衬里层上形成介电材料。

    水平环绕式栅极器件改善的通道均匀性

    公开(公告)号:CN120051855A

    公开(公告)日:2025-05-27

    申请号:CN202380073193.0

    申请日:2023-09-06

    Abstract: 一种在基板上形成多层半导体器件的方法包括:形成多个交替的由一第一材料组成的第一层和由第二材料形成的第二层的超晶格;去除超晶格的第二层;蚀刻第一材料层以由其形成修整的第一层,其中从第一层中的不同第一层去除的材料的数量是不同的量;在第一层上方形成覆盖层;测量在第一层中的不同第一层上形成的覆盖层之间的距离、在修整的第一层中的不同修整的第一层上形成的覆盖层中的不同覆盖层的厚度、和修整的第一层中的不同修整的第一层与其上方形成的覆盖层的组合厚度中的不同厚度中的至少一者;以及基于测量的差值,计算蚀刻的第一层的新厚度。

    集成半导体处理
    5.
    发明授权

    公开(公告)号:CN111180359B

    公开(公告)日:2024-07-30

    申请号:CN201911029308.8

    申请日:2019-10-28

    Abstract: 一般,本文描述的实施例涉及用于在形成为超晶格的一部分的修整的层上形成包覆层的集成解决方案。在一个实施例中,在处理系统的第一处理腔室中选择性地蚀刻第一材料。所述第一材料设置在处于基板上的沟道区域中的所述第一材料和第二材料的交替层内。在所述处理系统的所述第一处理腔室中修整所述第二材料的一部分。将所述基板从所述处理系统的所述第一处理腔室传送到所述处理系统的第二处理腔室,而不将所述基板暴露于在所述处理系统外部的周边环境。在所述处理系统的所述第二处理腔室中在所修整的第二材料的相应层上外延地生长包覆层。

    用于CMOS器件的接触形成处理
    10.
    发明公开

    公开(公告)号:CN118891712A

    公开(公告)日:2024-11-01

    申请号:CN202380028968.2

    申请日:2023-03-20

    Abstract: 一种在半导体结构中形成接触层的方法,包括:在基板上形成的多个第一半导体区域及多个第二半导体区域的暴露表面上执行预清洁处理,其中多个第一及第二半导体区域的暴露表面各自设置在形成于介电层中的开口内,介电层设置在基板上方;执行第一选择性外延沉积处理以在第一半导体区域的暴露表面上形成第一接触层并且在第二半导体区域的暴露表面上形成第二接触层;执行图案化处理以形成图案化堆叠,其中图案化堆叠包含图案化层,该图案化层包含形成于设置在介电层中的每个开口内的第一接触层上方的开口及在设置于介电层中的每个开口内的每个第二接触层上方设置的图案化层的一部分;以及执行选择性移除处理以对多个第一半导体区域、介电层、及图案化层选择性地移除第一接触层。

Patent Agency Ranking