公开(公告)号：CN117296130A

公开(公告)日：2023-12-26

申请号：CN202280034379.0

申请日：2022-07-21

Applicant: 应用材料公司

Inventor： 约翰·托尔 ,  托马斯·基申海特尔 ,  乔·马盖蒂斯 ,  帕特里夏·M·刘 ,  朱作明 ,  芙洛拉·芳-松·张

IPC: H01L21/02

Abstract: 本文描述了一种用于在基板上形成超晶格结构的方法及装置。超晶格结构包括以堆叠方式设置的多个硅锗层及多个硅层。本文描述的方法产生其中硅锗层中的每一者与相邻硅层之间的过渡宽度小于约1.4nm的超晶格结构。本文描述的方法包括使含硅气体、含锗气体及卤化物种中的一者或组合流动。

公开(公告)号：CN119487242A

公开(公告)日：2025-02-18

申请号：CN202380051292.9

申请日：2023-01-17

Applicant: 应用材料公司

Inventor： 朱作明 ,  阿拉·莫拉迪亚 ,  刘树坤 ,  约翰·托尔 ,  曼朱纳特·苏班纳 ,  马丁·杰弗里·萨利纳斯 ,  秦嘉政 ,  托马斯·基申海特尔 ,  索拉布·乔普拉

IPC: C30B25/14 ,  C30B25/08

Abstract: 本公开关于用于沉积均匀性及处理可调性的导流结构及热屏蔽结构及相关方法。在一个实施方式中，一种用于基板处理的设备包括腔室主体，腔室主体包括处理容积。设备包括一或多个热源。设备包括导流结构，导流结构定位在处理容积中。导流结构包括一或多个第一分流器和一或多个第二分流器，一或多个第一分流器将处理容积分成多个流动水平面，一或多个第二分流器定向成与一或多个第一分流器相交并将多个流动水平面中的每个流动水平面分成多个流段。导流结构包括一或多个第三分流器，一或多个第三分流器定向成与一或多个第二分流器相交并将多个流段分成多个流动区。

公开(公告)号：CN118946971A

公开(公告)日：2024-11-12

申请号：CN202380029643.6

申请日：2023-04-03

Applicant: 应用材料公司

Inventor： 安德鲁·安东尼·科克本 ,  凡妮莎·佩娜 ,  丹尼尔·菲利普·塞利尔 ,  约翰·托尔 ,  托马斯·基申海特尔 ,  洪炜 ,  怡利·Y·叶 ,  梅裕尔·奈克 ,  塞沙德里·拉马斯瓦米

IPC: H01L29/66 ,  H01L29/775 ,  H01L29/423 ,  H01L29/167 ,  H01L29/786 ,  H01L27/092

Abstract: 本公开内容的实施方式有利地提供半导体器件CFET，特别是以及制造具有完全应变的超晶格结构的此类器件的方法，该完全应变的超晶格结构具有实质无缺陷的沟道层以及具有具降低的选择性去除速率的释放层。本文所述的CFET包括垂直堆叠的超晶格结构，该垂直堆叠的超晶格结构在基板上，该垂直堆叠的超晶格结构包含：第一hGAA结构，该第一hGAA结构在基板上；牺牲层，该牺牲层在该第一hGAA结构的顶表面上，该牺牲层包含具有按原子计在大于0％至50％范围内的锗含量的硅锗(SiGe)；及第二hGAA结构，该第二hGAA结构在该牺牲层的顶表面上。第一hGAA和第二hGAA中的各者包括包含硅(Si)的纳米片沟道层以及包含掺杂的硅锗(SiGe)的纳米片释放层的交替层。

公开(公告)号：CN117999862A

公开(公告)日：2024-05-07

申请号：CN202280064780.9

申请日：2022-09-28

Applicant: 应用材料公司

Inventor： 阿文德·库玛 ,  马亨德拉·帕卡拉 ,  怡利·Y·叶 ,  约翰·托尔 ,  托马斯·基申海特尔 ,  王安川 ,  李子汇

IPC: H10B12/00

Abstract: 描述了使用3色处理降低3D DRAM装置中的晶片弯曲的方法。多个膜堆叠形成在基板表面上，每个膜堆叠包括两个经掺杂SiGe层及经掺杂硅层，两个经掺杂SiGe层具有不同的掺杂剂数量及/或Si:Ge比例。也描述了3D DRAM装置。

公开(公告)号：CN119856265A

公开(公告)日：2025-04-18

申请号：CN202380063560.9

申请日：2023-04-04

Applicant: 应用材料公司

Inventor： 秀·托马斯 ,  索拉布·乔普拉 ,  约翰·托尔

IPC: H01L21/67 ,  H10D84/03 ,  H01L21/02 ,  H10D30/01

Abstract: 一种处理系统包括一个或多个处理腔室，及系统控制器，该系统控制器经配置以使处理系统执行(a)在半导体结构的已暴露表面上的预清洁工艺，半导体结构包括第一半导体区域、由沟槽与第一半导体区域分离的第二半导体区域，及在第一半导体区域及第二半导体区域的至少一部分之上的介电层，(b)第一沉积工艺，以在半导体结构的已暴露表面上形成非晶含硅层，(c)再结晶退火工艺，以使非晶含硅层的至少一部分再结晶以便在沟槽内形成含硅晶体层，(d)蚀刻工艺，用以去除非晶含硅层的其余部分，和(e)第二沉积工艺，以在沟槽内的含硅晶体层之上外延形成源极/漏极区域。

公开(公告)号：CN119836677A

公开(公告)日：2025-04-15

申请号：CN202380063447.0

申请日：2023-01-18

Applicant: 应用材料公司

Inventor： 托马斯·基申海特尔 ,  约翰·托尔 ,  阿布舍克·杜贝 ,  玛丽贝尔·马尔多纳多·加西亚

IPC: H01L21/02 ,  H01L21/67 ,  H10B12/00 ,  H10D84/40

Abstract: 提供了用于形成可在包含超晶格结构的半导体器件中使用的应变松弛缓冲层的方法及设备。方法包括在基板上方外延地沉积第一锗硅层。第一锗硅层具有接触基板的前侧表面的第一表面及与第一表面相对的第二表面。第一锗硅层具有第一厚度及从第一表面到第二表面增加的锗浓度梯度。方法进一步包括在第一锗硅层上外延地沉积锗硅覆盖层。锗硅覆盖层具有第二厚度及实质上均匀的锗浓度，该锗浓度等于、实质上等于、或大于锗浓度梯度的最大锗浓度。