公开(公告)号：CN1285101C

公开(公告)日：2006-11-15

申请号：CN03106094.3

申请日：2003-02-24

Applicant: 夏普株式会社

Inventor： 马哲申 ,  道格拉斯·詹姆斯·特威滕 ,  许胜籘 ,  李宗霑

IPC: H01L21/20 ,  H01L21/265 ,  H01L21/324

CPC classification number: H01L21/263 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02694 ,  H01L29/1054 ,  Y10S438/933

Abstract: 本发明提供了一种松弛SiGe衬底的生产方法，其使用分子氢注入法来形成具有高锗含量的松弛硅锗层，该方法包括：在硅衬底上提供单晶硅缓冲层；提供一层覆盖单晶硅缓冲层的单晶硅锗(Si1-xGex)层；用离子化的分子氢(H2+)注入单晶硅锗(Si1-xGex)层；至少退火单晶硅锗(Si1-xGex)层；和作为对退火的响应，将单晶硅锗(Si1-xGex)层转换为松弛Si1-xGex层。

公开(公告)号：CN1457090A

公开(公告)日：2003-11-19

申请号：CN03121623.4

申请日：2003-03-18

Applicant: 夏普株式会社

Inventor： 戴维·罗素·埃文斯 ,  许胜籘 ,  布鲁斯·戴尔·乌尔里克 ,  道格拉斯·詹姆斯·特威 ,  莉萨·H·什特克尔

IPC: H01L21/76

CPC classification number: H01L21/28194 ,  H01L21/76224 ,  H01L21/823481 ,  H01L29/517 ,  H01L29/518 ,  Y10S438/975

Abstract: 本发明提供了一种利用自对齐浅沟槽隔离工艺生产半导体器件的方法，所述自对齐浅沟槽隔离工艺分离形成的与栅极结构自对齐的元件，所述方法包括下列步骤：提供覆盖衬底上的栅极绝缘层的第一多晶硅层；形成穿过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽，以便在沟槽内氧化物层的上表面高于第一多晶硅层的下表面；提供第二多晶硅层，其覆盖氧化物层，以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；平面化第二多晶硅层、氧化物层及第一多晶硅层，同时在沟槽内的第二多晶硅层的上表面处停止平面化步骤。

公开(公告)号：CN100345300C

公开(公告)日：2007-10-24

申请号：CN03154320.0

申请日：2003-08-15

Applicant: 夏普株式会社

Inventor： 许胜籘

IPC: H01L27/105 ,  H01L21/8234 ,  H01L21/8247 ,  G11C11/15 ,  G11C11/34

Abstract: 本发明提供一种共用位线/共用源极线的高密度1T1R(一个晶体管/一个电阻)型R-RAM阵列，以及提供用于操作所述阵列的方法。该R-RAM阵列包括第一晶体管，其漏极连接到具有第一存储电阻的非-共享位线。第一、第二、第三和第四晶体管的栅极顺序地连接到一条共用字线。该R-RAM阵列包括至少一个共用位线。第二存储电阻插在第二晶体管的漏极与共用位线之间。同样地，第三存储电阻插在第三晶体管漏极与共用位线之间。共用源极线连接到第三和第四晶体管的源极。该R-RAM阵列包括m行n个连续的晶体管。

公开(公告)号：CN1303665C

公开(公告)日：2007-03-07

申请号：CN200410002430.3

申请日：2004-01-29

Applicant: 夏普株式会社

Inventor： 许胜籘 ,  潘威 ,  庄维佛

IPC: H01L21/76 ,  H01L21/82 ,  H01L27/10

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  G11C2213/77 ,  H01L27/101 ,  H01L27/24

Abstract: 提供了存储器阵列双槽隔离结构及其形成方法。该方法包含：形成p-掺杂的硅(p-Si)基材；在(p-Si)基材上形成n-掺杂的硅(n+Si)层；在形成(n+Si)位线之前，在(n+Si)层上形成(p+Si)层；在p+层上形成氮化硅层；在氮化硅层上形成氧化物顶层；进行氧化物顶层、氮化硅层、(p+Si)层和部分(n+Si)层的第一次选择性蚀刻，以形成(n+Si)位线和在位线间的位线槽；在多个n-掺杂的硅(n+Si)位线上形成金属底电极阵列，其具有居间p-掺杂的硅(p+Si)区域；形成多个字线氧化物隔离结构，该结构在垂直于(n+Si)位线且在(n+Si)位线上，邻近底电极，并且隔离开(p+Si)区域；形成多个顶电极字线，所述字线垂直于(n+Si)位线，其在底电极上具有夹入存储器电阻器材料；和邻近字线形成氧化物填充的字线槽。

公开(公告)号：CN1237575C

公开(公告)日：2006-01-18

申请号：CN03149086.7

申请日：2003-06-26

Applicant: 夏普株式会社

Inventor： 道格拉斯·詹姆斯·特威特 ,  许胜籘 ,  马哲申 ,  李宗霑

IPC: H01L21/20 ,  H01L21/324 ,  H01L21/265 ,  H01L21/822

CPC classification number: H01L21/02381 ,  C30B25/02 ,  C30B29/52 ,  C30B31/22 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02694 ,  Y10S438/933

Abstract: 一种在硅基片上制造Si1-xGex膜的方法包括：制备硅基片；在该硅基片上外延沉积Si1-xGex层，在其间形成Si1-xGex/Si界面；在高于Tc的温度下无定形化Si1-xGex层，以形成无定形化的、分级的SiGe层；在约650℃-约1100℃的温度下将无定形的、分级的SiGe层退火约10秒钟-约60分钟，以重结晶SiGe层。

公开(公告)号：CN100385668C

公开(公告)日：2008-04-30

申请号：CN03106095.1

申请日：2003-02-24

Applicant: 夏普株式会社

Inventor： 许胜籘 ,  李廷凯 ,  张风燕 ,  庄维佛

IPC: H01L27/10 ,  H01L21/82

CPC classification number: H01L28/56 ,  G11C13/0007 ,  G11C2213/31 ,  H01L21/28291 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1683

Abstract: 本发明提供了一种多晶存储结构，其包含：被覆盖提供在基质上的多晶存储层，该多晶存储层具有在临近的微晶之间形成间隙的结晶晶粒间界；和至少部分地位于间隙中的第一绝缘材料。

公开(公告)号：CN1287420C

公开(公告)日：2006-11-29

申请号：CN200410007398.8

申请日：2004-03-02

Applicant: 夏普株式会社

Inventor： 张风燕 ,  庄维佛 ,  潘威 ,  许胜籘

IPC: H01L21/02 ,  H01L21/70 ,  H01L21/3205 ,  H01L45/00 ,  H01C7/00 ,  B32B37/00 ,  B32B33/00

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/147 ,  H01L45/1608

Abstract: 一种在用于RRAM装置的敷有铱的基材上涂敷PCMO薄膜的方法，包括：制备基材；在基材上沉积阻挡层；在阻挡层上沉积铱层；在铱层上旋涂PCMO层；以三步烘焙方法烘焙PCMO层和基材；在RTP室中后烘退火该基材和PCMO层；重复所述的旋涂、烘焙和退火步骤直到PCMO层具有需要的厚度；退火基材和PCMO层；沉积顶电极；和完成RRAM装置。

公开(公告)号：CN1263089C

公开(公告)日：2006-07-05

申请号：CN03103459.4

申请日：2003-01-30

Applicant: 夏普株式会社

Inventor： 马哲申 ,  道格拉斯·詹姆斯·特威滕 ,  许胜籘

IPC: H01L21/00

CPC classification number: H01L21/322 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02694 ,  Y10S438/933

Abstract: 一种制造半导体基质的方法，其包括形成具有相对高的Ge含量的SiGe层的方法，其包括制备硅基质；沉积SiGe层至厚度约100nm-500nm，其中SiGe层的Ge含量以摩尔分数计算等于或者大于22%；以大约1·1016cm-2-5·1016cm-2的剂量和大约20keV-45keV的能量，把H+离子注入到SiGe层；在惰性气氛下，在约650℃-950℃热退火硅基质和SiGe层30秒钟到30分钟，以松弛SiGe层；和在松弛的SiGe层上沉积一层厚度约5nm-30nm的拉应变的硅层。

公开(公告)号：CN1521826A

公开(公告)日：2004-08-18

申请号：CN200410002430.3

申请日：2004-01-29

Applicant: 夏普株式会社

Inventor： 许胜籘 ,  潘威 ,  庄维佛

IPC: H01L21/76 ,  H01L21/82 ,  H01L27/10

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  G11C2213/77 ,  H01L27/101 ,  H01L27/24

Abstract: 提供了存储器阵列双槽隔离结构及其形成方法。该方法包含：形成p－掺杂的硅(p－Si)基材；在p－Si基材上形成n－掺杂的(n+)Si层；在形成n+Si位线之前，在n+Si层上形成p+Si层；在p+层上形成氮化硅层；在氮化硅层上形成氧化物顶层；进行氧化物顶层、氮化硅层、p+Si层和部分n+Si层的第一次选择性蚀刻，以形成n+Si位线和在位线间的位线槽；在多个n－掺杂的硅(n+Si)位线上形成金属底电极阵列，其具有居间p－掺杂的(p+)Si区域；形成多个字线氧化物隔离结构，该结构在垂直于n+Si位线且在n+Si位线上，邻近底电极，并且隔离开p+Si区域；形成多个顶电极字线，所述字线垂直于n+Si位线，其在底电极上具有夹入存储器电阻器材料；和邻近字线形成氧化物填充的字线槽。

公开(公告)号：CN1444253A

公开(公告)日：2003-09-24

申请号：CN03106094.3

申请日：2003-02-24

Applicant: 夏普株式会社

Inventor： 马哲申 ,  道格拉斯·詹姆斯·特威滕 ,  许胜籘 ,  李宗霑

IPC: H01L21/20 ,  H01L21/265 ,  H01L21/324

CPC classification number: H01L21/263 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02694 ,  H01L29/1054 ,  Y10S438/933

Abstract: 本发明提供了一种松弛SiGe基质的生产方法，其使用分子氢注入法来形成具有高锗含量的松弛硅锗层，该方法包括：在硅基质上提供单晶硅缓冲层；提供一层覆盖单晶硅缓冲层的单晶硅锗(Si1－xGex)层；用离子化的分子氢(H2+)注入单晶硅锗(Si1－xGex)层；至少退火单晶硅锗(Si1－xGex)层；和作为对退火的响应，将单晶硅锗(Si1－xGex)层转换为松弛Si1－xGex层。