-
公开(公告)号：CN110957323B
公开(公告)日：2021-12-28
申请号：CN201910916823.1
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11519 , H01L27/11521
Abstract: 本申请的各个实施例涉及一种集成存储器芯片，集成存储器芯片具有用于减小漏电流的增强的器件区布局和扩大的字线蚀刻工艺窗口(例如，增强的字线蚀刻弹性)。在一些实施例中，集成存储器芯片包括衬底、控制栅极、字线和隔离结构。衬底包括第一源极/漏极区。控制栅极和字线位于衬底上。子线位于第一源极/漏极区和控制栅极之间并且与第一源极/漏极区和控制栅极相邻，并且沿着字线的长度伸长。隔离结构延伸到衬底中并且具有第一隔离结构侧壁。第一隔离结构侧壁沿着字线的长度横向延伸并且位于字线下面。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN115528037A
公开(公告)日：2022-12-27
申请号：CN202210548119.7
申请日：2022-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11521
Abstract: 本揭露提供一种记忆体装置及其制造方法。记忆体装置包含在装置的记忆体区域及逻辑区域二者内的晶体管元件。在记忆体区域内的晶体管元件包含侧壁间隙壁，其具有在栅极结构的侧表面上的第一氧化层、在第一氧化层上的第一氮化层、在第一氮化层上的第二氧化层及在第二氧化层上的第二氮化层。在逻辑区域内的晶体管元件包含侧壁间隙壁，其具有在栅极结构的侧表面上的第一氧化层、在第一氧化层上的第一氮化层及在第一氮化层上的第二氮化层。
-
公开(公告)号：CN110957322A
公开(公告)日：2020-04-03
申请号：CN201910512187.6
申请日：2019-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11517 , H01L27/11521 , H01L27/11558
Abstract: 本申请的各种实施例涉及控制栅极布局，以改善字线的蚀刻工艺窗口。在一些实施例中，集成芯片包括存储器阵列、擦除栅极、字线和控制栅极。存储器阵列包括多个行和多个列中的多个单元。擦除栅极和字线沿着存储器阵列的行平行地伸长。控制栅极沿着行伸长，并且位于擦除栅极和字线之间并与擦除栅极和字线相邻。此外，控制栅极具有朝向擦除栅极和字线突出的焊盘区。由于焊盘区朝向擦除栅极和字线突出，所以焊盘区的宽度在控制栅极的字线侧和擦除栅极侧之间扩展。本发明的实施例涉及控制栅极带状布局以改进字线蚀刻工艺窗口。
-
公开(公告)号：CN115911031A
公开(公告)日：2023-04-04
申请号：CN202210718052.7
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L23/535
Abstract: 本公开的各种实施例针对3D IC和用于形成3D IC的方法。第二IC管芯位于第一IC管芯之下，而第三IC管芯位于第二IC管芯之下。第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘位于沿一个维度延伸的行中并且位于第一、第二和第三IC管芯之上。此外，第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘分别电连接到第一、第二和第三IC管芯的各自的半导体器件。第二和第三IC管芯包括在对应互连结构的顶部金属(TM)层处的各自的焊盘/桥接结构。焊盘/桥接结构共享共用的正面焊盘/桥接布局，并且为上述电连接提供在此维度上的横向布线。
-
公开(公告)号：CN110957326A
公开(公告)日：2020-04-03
申请号：CN201910870363.3
申请日：2019-09-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11521 , H01L27/11526 , H01L27/11568 , H01L27/11573 , H01L23/50
Abstract: 本申请的各个实施例涉及一种集成存储器芯片，包括具有带状单元架构的存储器阵列，该带状单元架构减少了不同带状单元类型的数量并且减小了带状线密度。在一些实施例中，存储器阵列限于三种不同类型的带状单元：源极线/擦除栅极(SLEG)带状单元；控制栅极/字线(CGWL)带状单元；和字线带状单元。少量不同的带状单元类型简化了存储器阵列的设计，并且还简化了相应互连结构的设计。此外，在一些实施例中，三种不同的带状单元类型将字线、擦除栅极和控制栅极电耦合到互连结构的不同金属化层中的相应带状线。通过在不同的金属化层之间铺展带状线，减小了带状线密度。本发明的实施例还涉及集成芯片及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN116741743A
公开(公告)日：2023-09-12
申请号：CN202310550095.3
申请日：2023-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L23/538 , H01L21/768 , H01L21/762 , H01L23/532 , H01L25/065
Abstract: 一种制造集成电路(IC)结构的方法包括在第一半导体衬底的第一前侧上形成第一IC器件并且在第二半导体衬底的第二前侧上形成第二IC器件；从第一前侧在第一IC器件上方形成第一接触焊盘，并且从第二前侧在第二IC器件上方形成第二接触焊盘；将第一接触焊盘和第二接触焊盘接合，以使得第一IC器件和第二IC器件电连接；以及在第一半导体衬底的第一背侧上形成导电结构。导电结构包括贯通孔(TV)、背侧金属(BSM)部件和背侧再分布层(BRDL)。TV延伸穿过第一半导体衬底，并且将第一IC器件和第二IC器件电连接至BRDL，并且BSM部件延伸到第一半导体衬底的部分中并且电连接至TV。本发明实施例还提供了集成电路结构。
-
公开(公告)号：CN110957322B
公开(公告)日：2022-09-20
申请号：CN201910512187.6
申请日：2019-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11517 , H01L27/11521 , H01L27/11558
Abstract: 本申请的各种实施例涉及控制栅极布局，以改善字线的蚀刻工艺窗口。在一些实施例中，集成芯片包括存储器阵列、擦除栅极、字线和控制栅极。存储器阵列包括多个行和多个列中的多个单元。擦除栅极和字线沿着存储器阵列的行平行地伸长。控制栅极沿着行伸长，并且位于擦除栅极和字线之间并与擦除栅极和字线相邻。此外，控制栅极具有朝向擦除栅极和字线突出的焊盘区。由于焊盘区朝向擦除栅极和字线突出，所以焊盘区的宽度在控制栅极的字线侧和擦除栅极侧之间扩展。本发明的实施例涉及控制栅极带状布局以改进字线蚀刻工艺窗口。
-
公开(公告)号：CN110957326B
公开(公告)日：2022-09-06
申请号：CN201910870363.3
申请日：2019-09-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11521 , H01L27/11526 , H01L27/11568 , H01L27/11573 , H01L23/50
Abstract: 本申请的各个实施例涉及一种集成存储器芯片，包括具有带状单元架构的存储器阵列，该带状单元架构减少了不同带状单元类型的数量并且减小了带状线密度。在一些实施例中，存储器阵列限于三种不同类型的带状单元：源极线/擦除栅极(SLEG)带状单元；控制栅极/字线(CGWL)带状单元；和字线带状单元。少量不同的带状单元类型简化了存储器阵列的设计，并且还简化了相应互连结构的设计。此外，在一些实施例中，三种不同的带状单元类型将字线、擦除栅极和控制栅极电耦合到互连结构的不同金属化层中的相应带状线。通过在不同的金属化层之间铺展带状线，减小了带状线密度。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN110957323A
公开(公告)日：2020-04-03
申请号：CN201910916823.1
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11519 , H01L27/11521 , H01L27/115
Abstract: 本申请的各个实施例涉及一种集成存储器芯片，集成存储器芯片具有用于减小漏电流的增强的器件区布局和扩大的字线蚀刻工艺窗口(例如，增强的字线蚀刻弹性)。在一些实施例中，集成存储器芯片包括衬底、控制栅极、字线和隔离结构。衬底包括第一源极/漏极区。控制栅极和字线位于衬底上。子线位于第一源极/漏极区和控制栅极之间并且与第一源极/漏极区和控制栅极相邻，并且沿着字线的长度伸长。隔离结构延伸到衬底中并且具有第一隔离结构侧壁。第一隔离结构侧壁沿着字线的长度横向延伸并且位于字线下面。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN218351457U
公开(公告)日：2023-01-20
申请号：CN202222366937.3
申请日：2022-09-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/482 , H01L23/544
Abstract: 本实用新型实施例的各种实施例涉及一种集成芯片(IC)。所述IC包括位于衬底中的第一深沟槽隔离(DTI)结构。介电结构位于衬底之上。内连线结构位于介电结构中。内连线结构包括电耦合在一起的下部内连线结构与上部内连线结构。上部内连线结构包括多个导电板。所述多个导电板在垂直方向上堆叠且电耦合在一起。后侧衬底穿孔(BTSV)位于衬底及介电结构中。BTSV从下部内连线结构的导电特征延伸穿过介电结构及衬底。下部内连线结构的导电特征至少部分地在侧向上位于DTI结构的周界内。BTSV位于DTI结构的周界内。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
