公开(公告)号：CN109326601B

公开(公告)日：2020-12-11

申请号：CN201711275053.4

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林舜宽 ,  谢佳达 ,  黄成铭 ,  何企伟

IPC: H01L27/11521 ,  H01L27/11534

Abstract: 本发明涉及形成配置为改进邻近的栅极结构之间的介电填充的侧壁间隔件的方法。在一些实施例中，该方法可以通过在第一栅极结构上方和第二栅极结构上方沉积侧壁间隔件材料来实施。对侧壁间隔件材料实施第一蚀刻工艺以形成围绕第一栅极结构的第一中间侧壁间隔件并且形成围绕第二栅极结构的第二侧壁间隔件。在衬底上方形成掩模材料。第一中间侧壁间隔件的一部分从掩模材料向外突出，而第二侧壁间隔件由掩模材料完全覆盖。之后，对第一中间侧壁间隔件的从掩模材料向外突出的一部分实施第二蚀刻工艺以形成凹进至第一栅极结构的最上表面之下的第一侧壁间隔件。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN112687660B

公开(公告)日：2025-02-14

申请号：CN202011094327.1

申请日：2020-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林舜宽 ,  黄仲仁 ,  吴雲骥 ,  杨宗谕

IPC: H01L23/528 ,  H01L21/768

Abstract: 一种半导体布置及其形成方法，半导体布置包括穿过半导电层及在基板之上的第一介电层的第一介电特征。半导体布置包括穿过半导电层及第一介电层且电耦接至基板的导电特征。导电特征与第一介电特征相邻且通过第一介电特征与半导电层电隔离。

公开(公告)号：CN109326601A

公开(公告)日：2019-02-12

申请号：CN201711275053.4

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林舜宽 ,  谢佳达 ,  黄成铭 ,  何企伟

IPC: H01L27/11521 ,  H01L27/11534

Abstract: 本发明涉及形成配置为改进邻近的栅极结构之间的介电填充的侧壁间隔件的方法。在一些实施例中，该方法可以通过在第一栅极结构上方和第二栅极结构上方沉积侧壁间隔件材料来实施。对侧壁间隔件材料实施第一蚀刻工艺以形成围绕第一栅极结构的第一中间侧壁间隔件并且形成围绕第二栅极结构的第二侧壁间隔件。在衬底上方形成掩模材料。第一中间侧壁间隔件的一部分从掩模材料向外突出，而第二侧壁间隔件由掩模材料完全覆盖。之后，对第一中间侧壁间隔件的从掩模材料向外突出的一部分实施第二蚀刻工艺以形成凹进至第一栅极结构的最上表面之下的第一侧壁间隔件。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN115911031A

公开(公告)日：2023-04-04

申请号：CN202210718052.7

申请日：2022-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  黄文铎 ,  林佳盛 ,  吴尉壮 ,  杨世匡 ,  黄仲仁 ,  林舜宽 ,  刘建麟 ,  陈品孜 ,  凃咏俊

IPC: H01L27/06 ,  H01L23/535

Abstract: 本公开的各种实施例针对3D IC和用于形成3D IC的方法。第二IC管芯位于第一IC管芯之下，而第三IC管芯位于第二IC管芯之下。第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘位于沿一个维度延伸的行中并且位于第一、第二和第三IC管芯之上。此外，第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘分别电连接到第一、第二和第三IC管芯的各自的半导体器件。第二和第三IC管芯包括在对应互连结构的顶部金属(TM)层处的各自的焊盘/桥接结构。焊盘/桥接结构共享共用的正面焊盘/桥接布局，并且为上述电连接提供在此维度上的横向布线。

公开(公告)号：CN112687660A

公开(公告)日：2021-04-20

申请号：CN202011094327.1

申请日：2020-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林舜宽 ,  黄仲仁 ,  吴雲骥 ,  杨宗谕

IPC: H01L23/528 ,  H01L21/768

Abstract: 一种半导体布置及其形成方法，半导体布置包括穿过半导电层及在基板之上的第一介电层的第一介电特征。半导体布置包括穿过半导电层及第一介电层且电耦接至基板的导电特征。导电特征与第一介电特征相邻且通过第一介电特征与半导电层电隔离。

公开(公告)号：CN221447147U

公开(公告)日：2024-07-30

申请号：CN202322981841.2

申请日：2023-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  刘建麟 ,  陈品孜 ,  凃咏俊 ,  黄仲仁 ,  林舜宽

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/50 ,  H01L23/528

Abstract: 本实用新型实施例的一种半导体结构包括第一半导体管芯、第二半导体管芯、顶部金属区域、一个或多个介电层以及一个或多个铜焊垫。所述第二半导体管芯与所述第一半导体管芯接合，使得所述第一半导体管芯和所述第二半导体管芯垂直布置在所述半导体结构中。所述顶部金属区域位于所述第二半导体管芯上。所述一个或多个介电层位于所述顶部金属区域上。所述一个或多个铜焊垫在所述一个或多个介电层中。