-
公开(公告)号:CN112405335A
公开(公告)日:2021-02-26
申请号:CN202010851423.X
申请日:2020-08-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供一种化学机械平坦化工具,其包括平台以及附接至前述平台的研磨垫。研磨垫远离平台的第一表面包括第一研磨区和第二研磨区,其中前述第一研磨区是位在前述研磨垫的第一表面中心处的圆形区域,而前述第二研磨区是在前述第一研磨区周围的环形区域。前述第一研磨区和第二研磨区具有不同的表面性质。
-
公开(公告)号:CN112420612A
公开(公告)日:2021-02-26
申请号:CN202010848997.1
申请日:2020-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及FINFET接触及其形成方法。一种器件,包括:半导体鳍,从衬底突出;位于半导体鳍上方的第一栅极堆叠和位于半导体鳍上方的第二栅极堆叠;位于邻近第一栅极堆叠的半导体鳍中的第一源极/漏极区域和位于邻近第二栅极堆叠的半导体鳍中的第二源极/漏极区域;位于第一栅极堆叠上的第一层第一电介质材料和位于第二栅极堆叠上的第二层第一电介质材料;第一源极/漏极接触,位于第一源极/漏极区域上并邻近第一栅极堆叠;第一层第二电介质材料,位于第一源极/漏极接触的顶表面上;以及第二源极/漏极接触,位于第二源极/漏极区域上并邻近第二栅极堆叠,其中,第二源极/漏极接触的顶表面不含第二电介质材料。
-
公开(公告)号:CN109822400B
公开(公告)日:2020-11-20
申请号:CN201811273778.4
申请日:2018-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及一种平坦化方法及一种化学机械研磨CMP方法。所述平坦化方法包含:提供衬底,所述衬底包含具有不同程度的疏水性或亲水性的第一区域及第二区域;及对所述第一区域执行表面处理以使其疏水性或亲水性程度接近所述第二区域的疏水性或亲水性程度。所述CMP方法包含:提供包含第一区域及第二区域的衬底;在所述衬底上提供研磨浆,其中所述研磨浆及所述第一区域的表面具有第一接触角,且所述研磨浆及所述第一区域的表面具有第二接触角;使所述第一区域的表面改质以使所述第一接触角与所述第二接触角之间的接触角差等于或小于30度。
-
公开(公告)号:CN110783255A
公开(公告)日:2020-02-11
申请号:CN201910276622.X
申请日:2019-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及一种半导体结构的形成方法。装置的导电结构中的多重金属化方案,采用第一金属层中的离子布植,使第一金属层的一部分可溶于湿式清洁剂。接着以湿式清洁工艺移除可溶部分,再沉积第二金属层于第一金属层上。第二离子布植可形成额外层于第二金属层中,而额外层可用于产生第二金属层溶于湿式清洁剂的可控部分。可由湿式清洁工艺移除第二金属层的可溶部分。可重复沉积金属层、布植离子、与移除可溶部分的工艺,直到提供所需数目的金属层。
-
公开(公告)号:CN109822400A
公开(公告)日:2019-05-31
申请号:CN201811273778.4
申请日:2018-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及一种平坦化方法及一种化学机械研磨CMP方法。所述平坦化方法包含:提供衬底,所述衬底包含具有不同程度的疏水性或亲水性的第一区域及第二区域;及对所述第一区域执行表面处理以使其疏水性或亲水性程度接近所述第二区域的疏水性或亲水性程度。所述CMP方法包含:提供包含第一区域及第二区域的衬底;在所述衬底上提供研磨浆,其中所述研磨浆及所述第一区域的表面具有第一接触角,且所述研磨浆及所述第一区域的表面具有第二接触角;使所述第一区域的表面改质以使所述第一接触角与所述第二接触角之间的接触角差等于或小于30度。
-
公开(公告)号:CN112420612B
公开(公告)日:2025-05-02
申请号:CN202010848997.1
申请日:2020-08-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及FINFET接触及其形成方法。一种器件,包括:半导体鳍,从衬底突出;位于半导体鳍上方的第一栅极堆叠和位于半导体鳍上方的第二栅极堆叠;位于邻近第一栅极堆叠的半导体鳍中的第一源极/漏极区域和位于邻近第二栅极堆叠的半导体鳍中的第二源极/漏极区域;位于第一栅极堆叠上的第一层第一电介质材料和位于第二栅极堆叠上的第二层第一电介质材料;第一源极/漏极接触,位于第一源极/漏极区域上并邻近第一栅极堆叠;第一层第二电介质材料,位于第一源极/漏极接触的顶表面上;以及第二源极/漏极接触,位于第二源极/漏极区域上并邻近第二栅极堆叠,其中,第二源极/漏极接触的顶表面不含第二电介质材料。
-
-
-
-
-