-
-
公开(公告)号：CN112685345A
公开(公告)日：2021-04-20
申请号：CN201910990807.7
申请日：2019-10-18
Applicant: 北京华航无线电测量研究所
IPC: G06F13/38
Abstract: 本发明公开了一种基于FPGA的并串转换方法，FPGA编写逻辑，将10bit并行数据添加起始位和停止位补成12bit并行数据，然后将12bit数据经过fifo转换到3倍时钟域下，再经过寄存器将12bit并行数据分为3个4bit并行数据，分别将3个4bit并行数据通过serdes转为3路串行数据，最终将3路串行数据合并为1路串行数据输出。本发明不但节省成本，降低功耗，而且节省了硬件上的空间。
-
公开(公告)号：CN111199520A
公开(公告)日：2020-05-26
申请号：CN201811374565.0
申请日：2018-11-19
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于三次卷积算法的彩色图像尺度扩大的FPGA实现方法，依据三次卷积插值算法的基本原理对算法进行优化，将浮点型矩阵运算优化为系数为整型的参数模板M运算；用matlab读取彩色图像文件，根据优化后的三次卷积插值算法，进行FPGA图像处理。处理后的图像边缘清晰，灰度变化细腻，克服了最近邻域插值法和双线性插值法处理后图像，边缘模糊，灰度不连续的缺点。
-
公开(公告)号：CN112346057B
公开(公告)日：2023-07-14
申请号：CN201910719523.4
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
IPC: G01S13/90
Abstract: 本发明一种图像处理过程中的二维插值模块，包括多路数据分发模块、插值模块、多路数据整合模块：所述多路数据分发模块将数据分时输出，流水送入并行的插值处理模块中；插值模块：包括距离向插值模块、方位向插值模块；分别计算距离向、方位向插值位置并插值；多路数据整合模块将距离和方位向插值处理输出的插值结果，分别整合到一路进行输出。该模块的实时性强，显著提高了图像数据处理速度。
-
公开(公告)号：CN111199520B
公开(公告)日：2023-07-14
申请号：CN201811374565.0
申请日：2018-11-19
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于三次卷积算法的彩色图像尺度扩大的FPGA实现方法，依据三次卷积插值算法的基本原理对算法进行优化，将浮点型矩阵运算优化为系数为整型的参数模板M运算；用matlab读取彩色图像文件，根据优化后的三次卷积插值算法，进行FPGA图像处理。处理后的图像边缘清晰，灰度变化细腻，克服了最近邻域插值法和双线性插值法处理后图像，边缘模糊，灰度不连续的缺点。
-
Patent Agency Ranking
公开(公告)号：CN112188137A
公开(公告)日：2021-01-05
申请号：CN201910583064.1
申请日：2019-07-01
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于FPGA的高帧频逐行图像转换至标清PAL隔行图像实现方法，以BT656数据帧的时序为基准，产生控制缓存芯片乒乓读写操作的3个控制信号，再对2片缓存芯片乒乓控制，进行写操作和读操作，实现高帧频逐行图像转换至标清PAL隔行图像。本发明放宽了对BT656数据帧和输入图像二者周期之间关系的约束，仅要求输入图像周期小于等于BT656数据帧周期的一半，不仅保证了PAL标清模拟图像的稳定显示，也节省了硬件资源以及成本。
-
公开(公告)号：CN108196230A
公开(公告)日：2018-06-22
申请号：CN201711325354.3
申请日：2017-12-13
Applicant: 北京华航无线电测量研究所
IPC: G01S7/292
Abstract: 本发明提出一种被动雷达的两级数字信道化接收装置，包括一级数字信道化接收模块、一级有效信道选择模块、二级数字信道化接收模块和二级有效信道选择模块；经过两级数字信道化接收和选择后得到有效信道中信号的幅度和相位值。该装置适用于多数被动雷达信号处理系统，针对不同的采样率和频带宽度要求，封装成参数灵活可选的设计模块，实现设计的模块化和通用化，可大大缩短设计周期；有效解决了被动共形天线雷达对于信号检测灵敏度和信噪比的要求，通过两级信道化处理，有效的提高了灵敏度和信噪比，两级信道化联合处理后信噪比增益约17dB；采用两级数字信道化接收减少了运算资源，降低了芯片功耗。
-
公开(公告)号：CN112699070A
公开(公告)日：2021-04-23
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
-
公开(公告)号：CN112699070B
公开(公告)日：2024-06-18
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
