公开(公告)号：CN118858113A

公开(公告)日：2024-10-29

申请号：CN202411344223.X

申请日：2024-09-25

申请人： 季华实验室

发明人： 侯冲 ,  王策 ,  王启伟 ,  崔思静 ,  张宸瑄 ,  陈丽敏 ,  陈柯屹

IPC分类号： G01N15/14 ,  G01N15/1429 ,  G01N15/1434 ,  G06F5/06 ,  H03M1/12

摘要： 本发明涉及数据采集技术领域，具体公开了一种采集仓模块和流式细胞数据采集系统，其中，采集仓模块包括多个子板，每个子板均包括第一FPGA及多个模数转换器；母板，与多个子板连接，母板包括第二FPGA、第三FPGA、数据处理模块和内存模块；数据处理模块与第二FPGA和内存模块连接，用于将第二FPGA缓存的有效信号中的光谱数据转存至内存模块中；第三FPGA与第二FPGA和图像数据采集模块连接，用于根据有效信号生成延时触发信号以触发图像数据采集模块运行；该采集仓模块能及时解析出有效信号以同步提取光谱数据和生成延时触发信号，及时驱动图像数据采集模块运行以采集到与光谱数据匹配的图像数据。

公开(公告)号：CN118331534B

公开(公告)日：2024-09-27

申请号：CN202410453870.8

申请日：2024-04-16

申请人： 中昊芯英(杭州)科技有限公司

发明人： 闯小明 ,  郑瀚寻 ,  杨龚轶凡 ,  宋皓龙

IPC分类号： G06F5/06 ,  G06F5/10 ,  G06F12/02

摘要： 本申请公开一种内存交互方法、系统、介质及计算设备。该方法，包括：获取各个目标计算器的内存访问请求；将各内存访问请求划分，得到至少一个无交互冲突组和/或有交互冲突组；按照预设条件从所述至少一个无交互冲突组和/或有交互冲突组中选取内存访问请求组成各个派发组；基于各所述派发组，每次选取一个派发组内的全部访问请求并行向所述内存模块派发。本申请在划分派发组时，能够在不冲突的前提下最大化每个派发组内的内存访问请求的个数，那么每次基于一个派发组并行派发时，均能够最大程度的减少内存池时钟周期的浪费，进而提高交互速度。

公开(公告)号：CN118672787A

公开(公告)日：2024-09-20

申请号：CN202411012795.8

申请日：2024-07-26

申请人： 苏州国芯科技股份有限公司

发明人： 郑茳 ,  张琦 ,  何立立 ,  沈贽 ,  肖佐楠 ,  匡启和

IPC分类号： G06F9/50 ,  G06T1/20 ,  G06F5/06 ,  G06F13/40

摘要： 本申请公开了一种通用图形处理器的线程束运行方法、装置、设备及介质，涉及图形处理技术领域，应用于通用图形处理器，包括：从各个线程束中筛选出当前周期无数据冲突的第一目标线程束和存在数据冲突的第二目标线程束；利用仲裁器对第一目标线程束进行仲裁，得到仲裁成功的第三目标线程束和仲裁失败的第四目标线程束，以便在下一周期时将第三目标线程束中FIFO队列的第一目标译码信息存入操作数收集器，并将第三目标线程束中译码信息暂存器的第二目标译码信息存入第三目标线程束的FIFO队列；控制第二目标线程束和第四目标线程束中FIFO队列、译码信息暂存器保存的译码信息禁止发生变动。提升通用图形处理器的线程束运行效率。

公开(公告)号：CN118295624B

公开(公告)日：2024-08-20

申请号：CN202410718926.8

申请日：2024-06-05

申请人： 南京大学

发明人： 闫锋 ,  蒋骏杰 ,  王一鸣 ,  蔡梦瑶 ,  孙琰雯 ,  吴天泽 ,  杨婷 ,  刘泉 ,  杨思千

IPC分类号： G06F5/06 ,  G06F13/40

摘要： 本发明公开了一种基于多周期并行不定长序列数据的传输系统，属于集成电路领域。该系统包括系统控制模块、数据重排模块、分隔符生成模块、数据自适应编码模块、动态输出环状FIFO模块、以及数据正则化FIFO模块；通过综合考虑有效数据占比、数据实时性、数据流速等多个维度，设置多模式复用面积占比最大的存储模块，能够提供基于流速优先或者有效数据占比优先的不同传输模式的选择，极大节省面积与功耗资源，并且面对不同的数据类型可以灵活切换工作模式，提升了数据的实时性、流速以及有效数据带宽，并且降低了前级与后级电路的设计复杂度。

公开(公告)号：CN118467420A

公开(公告)日：2024-08-09

申请号：CN202410945413.0

申请日：2024-07-15

申请人： 中国人民解放军国防科技大学

发明人： 徐博文 ,  吴先宇 ,  向春生 ,  杨伟奇 ,  赵伟 ,  郝天 ,  李会波 ,  周芸帆 ,  郭振云

IPC分类号： G06F13/16 ,  G06F13/40 ,  G06F13/30 ,  G06F5/06 ,  H04L1/00

摘要： 本申请涉及一种基于ZYNQ与M‑LVDS总线的自适应数据交互系统。所述系统包括ZYNQ和M‑LVDS控制总线，ZYNQ包括PS和PL两个模块，PS模块通过ARM处理器实现操作系统和应用程序的配置与运行，并通过DDR内存控制器对外接DDR内存进行高效处理。PL包括DMA控制器和波特率自适应决策模块。DMA控制器接收ARM指令，将数据从DDR内存中读入总线控制器的FIFO中。波特率自适应决策模块则负责对数据帧进行计数，并根据自适应调整规则，对不同长度的数据设置不同的波特率，提高总线的利用效率。采用本系统能够提高数据传输效率。

公开(公告)号：CN118069578B

公开(公告)日：2024-07-30

申请号：CN202410473846.0

申请日：2024-04-19

申请人： 北京壁仞科技开发有限公司 ,  上海壁仞科技股份有限公司

发明人： 请求不公布姓名 ,  请求不公布姓名

IPC分类号： G06F13/42 ,  G06F13/40 ,  G06F5/06

摘要： 本公开涉及集成电路技术领域，尤其涉及数据处理方法、数据传输系统、电子设备和存储介质，该方法包括：在符合写入条件的情况下，响应于接收到包括标志位、数据字段和类型字段的第一数据包，剔除数据字段中的标志位为无效的数据，以从第一数据包提取数据字段中的标志位为有效的有效数据字段和类型字段，第一数据包是对通道类型数据包进行带宽转换后得到的类型数据包，通道类型数据包是发送接口从AXI接口接收到的；根据有效数据字段和类型字段生成slope数据单元，将所生成的slope数据单元顺序写入包括多个先入先出存储结构的第一先入先出存储矩阵，slope数据单元包括有效数据字段和类型字段。由此，能够有效提高带宽利用率。

公开(公告)号：CN115426465B

公开(公告)日：2024-07-30

申请号：CN202210999088.7

申请日：2022-08-19

申请人： 黑芝麻智能科技(上海)有限公司

发明人： 周英 ,  熊成玉 ,  齐峥

IPC分类号： H04N5/907 ,  H04L47/2483 ,  H04L47/62 ,  G06F5/06

摘要： 本发明公开了用于实现用于多摄像机装置的统一流量控制系统的方法和系统。该系统提供在线流和离线流，以通过将这些流相互转换来共享资源。通过使用不同时间间隔处理在线流和离线流来执行资源共享。系统还包括用于使整个图像保持未损坏并且立刻切断来自ISP的写入流的停顿与重做操作。

公开(公告)号：CN115328433B

公开(公告)日：2024-07-30

申请号：CN202210955204.5

申请日：2022-08-10

申请人： 电子科技大学

发明人： 耿航 ,  许波 ,  陈子灵 ,  邹松庭 ,  陈凯

IPC分类号： G06F5/06 ,  H04L1/00 ,  H04L47/62

摘要： 本发明公开了一种基于FPGA+DSP架构的功率分析仪数据传输系统，采用位宽转换模块对采集板卡发送的采集数据进行位宽转换，采集辅助数据获取模块在获取各个采集数据时同步获取相关的辅助数据，数据打包模块用于对各个采集板卡的采集数据和采集辅助数据进行打包，在打包过程中采用状态机进行控制，打包完成的数据通过AXI互联体发送给SRIO ip核，然后发送至DSP模块。本发明可以实现多通道、速率自适应的数据传输，提高功率分析仪的数据传输效率。

公开(公告)号：CN118113445B

公开(公告)日：2024-07-23

申请号：CN202410537425.X

申请日：2024-04-30

申请人： 浪潮电子信息产业股份有限公司

发明人： 刘伟 ,  王洪良 ,  王群 ,  卢圣才

IPC分类号： G06F9/48 ,  G06F9/50 ,  G06F5/06 ,  G06F12/0877

摘要： 本申请公开了一种数据传输方法、装置及设备、存储介质和计算机程序产品，涉及计算机技术领域，该方法包括：当存在数据传输需求时，从先入先出缓存中获取目标网卡队列号；根据所述目标网卡队列号申请目标网卡队列的队列信息，并根据所述队列信息从所述目标网卡队列中申请描述符，以便利用所述描述符进行数据传输；确定调度模式，判断所述目标网卡队列是否满足所述调度模式对应的继续申请原则；若是，则重新进入根据所述目标网卡队列号申请目标网卡队列的队列信息的步骤；若否，则将所述目标网卡队列号重新加入所述先入先出缓存中，并重新进入从先入先出缓存中获取目标网卡队列号的步骤。本申请提高了多队列调度的灵活性。

公开(公告)号：CN117971746B

公开(公告)日：2024-07-23

申请号：CN202410362494.1

申请日：2024-03-28

申请人： 深圳鲲云信息科技有限公司

发明人： 胡杰 ,  蔡权雄 ,  牛昕宇

IPC分类号： G06F13/34 ,  G06F13/16 ,  G06F5/06

摘要： 本发明提供一种用于控制直接内存访问控制器的方法及计算设备，包括：配置用于直接内存访问控制器的各描述符的头信息并配置寄存器信息到各描述符，所述头信息声明描述符是否包含各寄存器信息；对于第一个描述符的头信息，将对应所有寄存器信息的比特位全设成第一标志；对于第一个描述符以外的第N描述符，与前一个描述符的相应寄存器信息进行比较，如果比较结果相同，则将所述第N描述符的头信息与相应寄存器信息对应的比特位设成第二标志；将各描述符依次存储至直接内存访问控制器的描述符存储器；触发直接内存访问控制器工作，启动DMA功能。所述方法可以减少描述符的寄存器信息所需存储空间，提升数据传输效率。