-
公开(公告)号：CN115718442B
公开(公告)日：2024-07-30
申请号：CN202211316582.5
申请日：2022-10-26
Applicant: 电子科技大学
IPC: G05B19/042
Abstract: 本发明公开了一种基于FPGA的示波功率分析仪同步采集系统，对于数据采集模块采集得到的功率数据分为两路，一路由基频测量模块进行基波频率测量，另一路由数据缓存模块同步缓存至DDR模块，基波频率测量完毕后，小数抽点系数运算模块根据测得的基波频率计算小数抽点系数，数据读取模块从DDR模块中读取缓存数据，小数抽点模块根据小数抽点系数对读取的数据进行小数抽点，然后经数据输出模块输出至上位机。本发明更加适应于对变频信号的采集，能够提高同步采样的精度，从而提高示波功率分析仪的整体测量、分析精度。
-
公开(公告)号：CN117234461A
公开(公告)日：2023-12-15
申请号：CN202311143904.5
申请日：2023-09-05
Applicant: 电子科技大学
Abstract: 本发明公开了一种多通道伪随机噪声调制装置，其中，基于流水线型混沌迭代模型模块采用流水迭代计算，从而高速产生迭代输出值。此外，M序列更新控制模块将各个混沌方程输出的混沌次态值拼合得到拼合数据，并根据写地址产生更新使能信号，多个M序列模块在更新使能信号有效时，将拼合数据拆分重组为多个M序列发生器对应的多组反馈系数读地址以及M序列发生器初值，根据反馈系数读地址得到反馈系数，这样产生一个多个通道多位数据信号。在产生多通道多位伪随机数信号的基础上，结合DDS模块可以产生任意波形数据信号的特点，用伪随机数字信号对任意波形数据信号进行调制，从而得到多通道伪随机噪声调制信号，实现了对多个通道信号的均匀、高速伪随机噪声的调制。
-
公开(公告)号：CN115221900A
公开(公告)日：2022-10-21
申请号：CN202210826639.X
申请日：2022-07-14
Applicant: 电子科技大学
IPC: G06G7/16
Abstract: 本发明公开了一种实时可重构通用忆阻器仿真电路，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA构建系统状态变量生成模块用于系统状态变量即磁通量或电荷量，计算模块用于多项式系数与系统状态变量的m级流水线模式可重构计算得到忆导值或忆阻值，延时FIFO用于对输入信号x[n]进行延迟3m个时钟周期，输出模块用于输入信号经过FIFO延时3m个时钟周期后与计算模块输出的忆导值或忆阻值相乘即可得到输出信号即电流信号或电压信号，通过改变多项式系数即可实时可重构忆阻器，从而实现实时可重构以适应不同模型忆阻器的发明目的，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN113377340B
公开(公告)日：2022-10-18
申请号：CN202110514250.7
申请日：2021-05-12
Applicant: 电子科技大学
Abstract: 本发明公开了一种具有分数阶微积分运算和显示功能的数字示波器，在现有技术基础上，增加分数阶运算模块，其根据数字示波器参数和设置计算出的固定系数存储在固定系数存储器中，并将固定系数通过N‑1个D触发器延时单元移位输出到N个分数阶运算单元与采集数据相乘，并累加，得到N个分数阶运算结果，这样进行L/N次分数阶运算，得到L个分数阶运算结果，送入信号处理显示模块，通过绘图线程转为显示数据并送入LCD进行显示，实现了数字示波器对于输入信号的分数阶微积分运算和显示。同时，N个分数阶运算单元使用乘累加器模块设计，采用并行运算模式，以提高了实时运算效率，大幅减少数字示波器的数据处理时间。
-
公开(公告)号：CN113125826B
公开(公告)日：2022-02-01
申请号：CN202110417774.4
申请日：2021-04-19
Applicant: 电子科技大学
IPC: G01R13/02 , G01R21/06 , G01R21/133 , G01R23/02
Abstract: 本发明公开了一种示波功率分析仪的瞬态功率运算及触发方法，用户通过上位机设置触发方式为功率触发，在此条件下触发模块先采用默认功率触发门限值生成功率触发信号，上位机在显示波k(p)形数据的同时在显示屏中显示一个游标，其初始位置对应默认功率触发门限值的量化值，用户通过调节该游标设置的功率触发门限值，用户还可以根据实际需要选择是否需要辅助参考源共同生成功率触发信号，并且通过调节编程满信号来调整触发点与显示波形的相位差，使得二者同步。采用本发明可以完成功率触发的实现、触发门限值的可视化设置、触发延时校正，并解决当电压电流信号为无谐波正弦信号时电压电流正负翻转跳变的问题，以及实现触发延时校正。
-
Patent Agency Ranking
公开(公告)号：CN113377290A
公开(公告)日：2021-09-10
申请号：CN202110620218.7
申请日：2021-06-03
Applicant: 电子科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种基于AXI协议的具有深存储和双捕获功能的数据采集装置，通过设置深存储模块，其中的AXI封装模块将采集到的数据封装成AXI写请求包，通过AXI互联体模块发送至MIG核，送入DDR3模块中对应DDR存储空间进行存储，以此过程中采用DDR地址计算模块对深存储空间地址进行监测，当触发信号来临时利用触发地址修正参数得到真实触发地址，同样AXI封装模块封装成AXI写请求包并存入DDR3模块中对应DDR存储空间；在需要进行数据读取时，由双捕获模块中的波形概貌读取模块和波形细节读取模块根据预设参数，在同一深存储空间中采用不同分辨率读取数据并上传至上位机进行显示。本发明采用“MIG核+AXI总线”的结构，结合AXI协议，实现数据采集装置的深存储和双捕获功能。
-
公开(公告)号：CN110837000B
公开(公告)日：2020-12-01
申请号：CN201911053170.5
申请日：2019-10-31
Applicant: 电子科技大学
IPC: G01R23/10
Abstract: 本发明公开了一种基于FPGA的频率测量系统，输入信号经比较器模块后得到与输入信号同频同相的矩形波信号，ADC模块对输入信号进行采集后采用FFT分析法初步确定输入信号的频率，参考时钟选择模块用于根据初步确定的频率选择一个参考时钟clk_fre作为滤毛刺模块中滤除毛刺成分的时钟源，滤毛刺模块对矩形波信号中的毛刺进行滤除，频率测量模块基于测频法或测周法对滤除后的信号进行测量得到脉冲计数结果，上位机基于脉冲计数结果计算得到输入信号的频率测量结果。本发明首先通过FFT分析法粗略计算出输入信号的基波频率，经过滤除毛刺后通过测频法或测周法精确测量出信号的频率，从而在信号中存在谐波成分时对基波频率进行准确测量。
-
公开(公告)号：CN111965405A
公开(公告)日：2020-11-20
申请号：CN202010805640.5
申请日：2020-08-12
Applicant: 电子科技大学
IPC: G01R13/02
Abstract: 本发明公开了一种基于FPGA的数字三维示波器数据映射存储系统，ADC模块对4个通道的输入信号进行采集后发送给抽点模块，抽点模块抽点后将发送给FIFO模块进行缓存，由映射地址模块计算各个数据点在RAM阵列模块中的映射地址，RAM阵列模块在数据比较控制模块的控制下对波形概率数据进行存储和更新，当达到预设的波形映射帧数后RAM阵列模块在数据输出控制模块的控制下将波形概率数据至上位机，转化为RGB值后发送到显示模块进行显示。本发明通过改进数据的存储框架和存储逻辑，能够节约存储资源，同时提高波形概率信息的存储与输出速度，能够有效地减少数据采集和处理造成的死区时间，提高了数字三维示波器的波形捕获率。
-
公开(公告)号：CN108776259B
公开(公告)日：2020-03-24
申请号：CN201810668118.X
申请日：2018-06-26
Applicant: 电子科技大学
IPC: G01R21/133 , G01R23/02
Abstract: 本发明公开了一种基于数字带宽限制技术的功率分析仪，传感器采集信号经信号调理模块调理后由ADC模块进行模数转换，输入缓存模块；带宽限制参数存储模块预存若干截止频率的频率带宽限制参数，中央控制模块根据用户所设截止频率读取参数对数字线路带宽限制模块和数字频率带宽限制模块进行设置，数字线路带宽限制模块从缓存模块中读取信号进行线路带宽限制发送至频率测量模块和参数分析模块，数字频率带宽限制模块从缓存模块中读取信号进行频率带宽限制发送至频率测量模块，频率测量模块根据接收的信号进行频率测量将结果发送至参数分析模块，参数分析模块进行参数分析输出结果。本发明截止带宽低、滤波效果更好，并且在有限资源内实现截止带宽可变。
-
公开(公告)号：CN110836993A
公开(公告)日：2020-02-25
申请号：CN201911113408.9
申请日：2019-11-14
Applicant: 电子科技大学
IPC: G01R13/02
Abstract: 本发明公开了一种基于FPGA的随机等效采集系统，将各采样批次采集得到的采样数据进行串并转换后存储至数据缓存模块的RAM中，由脉冲输出模块得到第一个有效的触发信号和之后的第一个随路时钟的时间间隔，经过脉冲展宽模块展宽后，由时间间隔测量模块测量得到测量值；等效采样控制模块的标志寄存器根据测量值将对应位置为1；起始地址计算模块根据测量值计算得到起始地址，并存储在起始地址存储模块中，当等效采样完成后，上位机根据起始地址读取每个采样批次采集的数据进行波形重构，得到等效采样波形。本发明利用RAM存储数据，上位机读取RAM中的数据并进行数据重构，提高波形捕获率高，减少FIFO资源消耗。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.031 seconds)
