-
公开(公告)号：CN115130411A
公开(公告)日：2022-09-30
申请号：CN202210825402.X
申请日：2022-07-14
申请人： 电子科技大学
摘要： 本发明公开了一种基于FPGA的实时可重构通用忆阻器仿真方法，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样通过更新多项式的阶次、多项式系数和采样间隔即可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA进行忆阻器实时仿真：在计算出系统状态变量、忆导值或忆阻值的基础上计算出输出信号，然后，对输入信号、输出信号进行归一化处理、DAC输入处理以及DAC数模转换，得到对应的模拟信号，最后送入数字示波器以清晰显示忆阻器的捏滞迟滞回线。本发明通过改变多项式系数即可实时可重构忆阻器，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN113125826A
公开(公告)日：2021-07-16
申请号：CN202110417774.4
申请日：2021-04-19
申请人： 电子科技大学
IPC分类号： G01R13/02 , G01R21/06 , G01R21/133 , G01R23/02
摘要： 本发明公开了一种示波功率分析仪的瞬态功率运算及触发方法，用户通过上位机设置触发方式为功率触发，在此条件下触发模块先采用默认功率触发门限值生成功率触发信号，上位机在显示波k(p)形数据的同时在显示屏中显示一个游标，其初始位置对应默认功率触发门限值的量化值，用户通过调节该游标设置的功率触发门限值，用户还可以根据实际需要选择是否需要辅助参考源共同生成功率触发信号，并且通过调节编程满信号来调整触发点与显示波形的相位差，使得二者同步。采用本发明可以完成功率触发的实现、触发门限值的可视化设置、触发延时校正，并解决当电压电流信号为无谐波正弦信号时电压电流正负翻转跳变的问题，以及实现触发延时校正。
-
公开(公告)号：CN115221900A
公开(公告)日：2022-10-21
申请号：CN202210826639.X
申请日：2022-07-14
申请人： 电子科技大学
IPC分类号： G06G7/16
摘要： 本发明公开了一种实时可重构通用忆阻器仿真电路，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA构建系统状态变量生成模块用于系统状态变量即磁通量或电荷量，计算模块用于多项式系数与系统状态变量的m级流水线模式可重构计算得到忆导值或忆阻值，延时FIFO用于对输入信号x[n]进行延迟3m个时钟周期，输出模块用于输入信号经过FIFO延时3m个时钟周期后与计算模块输出的忆导值或忆阻值相乘即可得到输出信号即电流信号或电压信号，通过改变多项式系数即可实时可重构忆阻器，从而实现实时可重构以适应不同模型忆阻器的发明目的，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN113377340B
公开(公告)日：2022-10-18
申请号：CN202110514250.7
申请日：2021-05-12
申请人： 电子科技大学
摘要： 本发明公开了一种具有分数阶微积分运算和显示功能的数字示波器，在现有技术基础上，增加分数阶运算模块，其根据数字示波器参数和设置计算出的固定系数存储在固定系数存储器中，并将固定系数通过N‑1个D触发器延时单元移位输出到N个分数阶运算单元与采集数据相乘，并累加，得到N个分数阶运算结果，这样进行L/N次分数阶运算，得到L个分数阶运算结果，送入信号处理显示模块，通过绘图线程转为显示数据并送入LCD进行显示，实现了数字示波器对于输入信号的分数阶微积分运算和显示。同时，N个分数阶运算单元使用乘累加器模块设计，采用并行运算模式，以提高了实时运算效率，大幅减少数字示波器的数据处理时间。
-
公开(公告)号：CN113125826B
公开(公告)日：2022-02-01
申请号：CN202110417774.4
申请日：2021-04-19
申请人： 电子科技大学
IPC分类号： G01R13/02 , G01R21/06 , G01R21/133 , G01R23/02
摘要： 本发明公开了一种示波功率分析仪的瞬态功率运算及触发方法，用户通过上位机设置触发方式为功率触发，在此条件下触发模块先采用默认功率触发门限值生成功率触发信号，上位机在显示波k(p)形数据的同时在显示屏中显示一个游标，其初始位置对应默认功率触发门限值的量化值，用户通过调节该游标设置的功率触发门限值，用户还可以根据实际需要选择是否需要辅助参考源共同生成功率触发信号，并且通过调节编程满信号来调整触发点与显示波形的相位差，使得二者同步。采用本发明可以完成功率触发的实现、触发门限值的可视化设置、触发延时校正，并解决当电压电流信号为无谐波正弦信号时电压电流正负翻转跳变的问题，以及实现触发延时校正。
-
公开(公告)号：CN117435165B
公开(公告)日：2024-07-30
申请号：CN202311221703.2
申请日：2023-09-20
申请人： 电子科技大学
摘要： 本发明公开了一种基于动态更新表的任意概率分布随机数生成方法，采用ROM存储离散化后的概率分布函数，ROM资源开销较少同时，借鉴了查表法的思想，对存有符合概率分布函数f(x)的随机数的RAM存储器进行随机读取，从而得到符合概率分布函数f(x)的随机数，实现了任意概率分布随机数的稳定生成。本发明区别在于查表法中，“表”使用上位机预先生成，后将生成的大量随机数据存储至大容量ROM中，在随机数生成过程中难以对“表”进行更新，而本发明中，“表”存储在小容量的RAM存储器中，RAM存储器中所存值在随机数生成过程中实时进行更新。因为RAM存储器是动态更新的，故对RAM存储器的深度消耗量远远低于传统的查表法。同时，实时更新RAM存储器，也提高了生成随机数的随机性，并降低了低概率随机数输出误差。
-
公开(公告)号：CN115328433B
公开(公告)日：2024-07-30
申请号：CN202210955204.5
申请日：2022-08-10
申请人： 电子科技大学
摘要： 本发明公开了一种基于FPGA+DSP架构的功率分析仪数据传输系统，采用位宽转换模块对采集板卡发送的采集数据进行位宽转换，采集辅助数据获取模块在获取各个采集数据时同步获取相关的辅助数据，数据打包模块用于对各个采集板卡的采集数据和采集辅助数据进行打包，在打包过程中采用状态机进行控制，打包完成的数据通过AXI互联体发送给SRIO ip核，然后发送至DSP模块。本发明可以实现多通道、速率自适应的数据传输，提高功率分析仪的数据传输效率。
-
公开(公告)号：CN115270677B
公开(公告)日：2024-07-30
申请号：CN202210826653.X
申请日：2022-07-14
申请人： 电子科技大学
IPC分类号： G06F30/367 , G06F17/16 , G06F111/10
摘要： 本发明公开了一种实时可重构通用忆阻器的仿真方法，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样通过更新多项式的阶次、多项式系数和采样间隔即可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA进行忆阻器实时仿真：计算系统状态变量、忆导值或忆阻值，最后计算出输出信号，然后，对输入信号、输出信号进行处理，以便能清晰显示忆阻器的捏滞迟滞回线。本发明通过改变多项式系数即可实时可重构忆阻器，从而实现实时可重构以适应不同模型忆阻器的发明目的，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN115130411B
公开(公告)日：2024-07-30
申请号：CN202210825402.X
申请日：2022-07-14
申请人： 电子科技大学
摘要： 本发明公开了一种基于FPGA的实时可重构通用忆阻器仿真方法，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样通过更新多项式的阶次、多项式系数和采样间隔即可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA进行忆阻器实时仿真：在计算出系统状态变量、忆导值或忆阻值的基础上计算出输出信号，然后，对输入信号、输出信号进行归一化处理、DAC输入处理以及DAC数模转换，得到对应的模拟信号，最后送入数字示波器以清晰显示忆阻器的捏滞迟滞回线。本发明通过改变多项式系数即可实时可重构忆阻器，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
-
公开(公告)号：CN117234462A
公开(公告)日：2023-12-15
申请号：CN202311143919.1
申请日：2023-09-05
申请人： 电子科技大学
IPC分类号： G06F7/58
摘要： 本发明公开了一种超高速伪随机数信号产生装置，其中，基于流水线型混沌迭代模型模块中混沌方程组子模块采用移位寄存器进行延时移位寄存，同时增加参数ROM读取子模块以及混沌状态值RAM读写子模块，构成流水迭代计算，从而高速产生迭代输出值。此外，M序列更新控制模块将各个混沌方程输出的混沌次态值拼合得到拼合数据，并根据写地址产生更新使能信号，多个M序列模块在更新使能信号有效时，将拼合数据拆分重组为多个M序列发生器对应的多组反馈系数读地址以及M序列发生器初值，根据反馈系数读地址得到反馈系数，这样产生一个多个通道多位数据信号，从而保证M序列发生器的输出值始终随机，避免陷入周期性重复。本发明将混沌迭代模型与M序列发生器相结合，实现了多通道多位伪随机数信号的均匀、高速产生。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.021 秒)
