-
公开(公告)号：CN117690502B
公开(公告)日：2024-05-17
申请号：CN202410154209.7
申请日：2024-02-04
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种分子动力学模拟系统及方法，涉及数据处理领域，为解决分子动力学模拟系统数据传输效率低的问题，该分子动力学模拟系统包括：计算高速链路交换模块，及与计算高速链路交换模块连接的第一共享内存、全域处理板卡组、区域处理板卡组和信息计算板卡组。本发明中，当主机、全域处理板卡组、区域处理板卡组和信息计算板卡组通过计算高速链路与第一共享内存互联后，均可访问第一共享内存中的数据，无需主机端进行数据转发，提升计算任务处理效率，从而提升了分子动力学模拟的效率。
-
公开(公告)号：CN117687943B
公开(公告)日：2024-05-14
申请号：CN202410154212.9
申请日：2024-02-04
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种加速设备、异构计算架构及数据处理方法，涉及数据处理领域，为解决异构计算架构中各个加速设备交互效率低的问题，该加速设备包括：存储模组、至少一个本地光口、与各个本地光口连接的外部路由模组、内部路由模组、计算模组。本发明能够同时进行多个加速设备之间的数据传输，光口的数据传输带宽较高，利用光口进行数据传输可以提高计算任务的协同完成效率。
-
公开(公告)号：CN117971745A
公开(公告)日：2024-05-03
申请号：CN202410371494.8
申请日：2024-03-29
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了计算机技术领域内的一种数据处理系统、方法、装置、设备及介质。本发明中，主机能够确定加速设备对应的块数量传输阈值和块大小传输阈值；在需传输数据的块总量大于块数量传输阈值时，使第一控制器在存储器中以DMA方式处理需传输数据，以快速完成大量数据的DMA传输和处理；在需传输数据的单块特征大于块大小传输阈值时，使第二控制器在存储器中以DMA方式处理需传输数据，以最小资源耗完成少量数据的DMA传输和处理。由于第一控制器实现的DMA方式单次传输的数据量大于第二控制器实现的DMA方式单次传输的数据量，因此本发明可基于需传输数据自主决策并选择合适的DMA传输方式，适用于混合应用场景下的数据传输。
-
公开(公告)号：CN117690502A
公开(公告)日：2024-03-12
申请号：CN202410154209.7
申请日：2024-02-04
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种分子动力学模拟系统及方法，涉及数据处理领域，为解决分子动力学模拟系统数据传输效率低的问题，该分子动力学模拟系统包括：计算高速链路交换模块，及与计算高速链路交换模块连接的第一共享内存、全域处理板卡组、区域处理板卡组和信息计算板卡组。本发明中，当主机、全域处理板卡组、区域处理板卡组和信息计算板卡组通过计算高速链路与第一共享内存互联后，均可访问第一共享内存中的数据，无需主机端进行数据转发，提升计算任务处理效率，从而提升了分子动力学模拟的效率。
-
公开(公告)号：CN116776781B
公开(公告)日：2023-11-07
申请号：CN202311034885.2
申请日：2023-08-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/32
Abstract: 本申请公开了一种寄存器参数的管理方法、系统、设备及存储介质，应用于数字电路设计技术领域，解决了传统方案中寄存器参数配置时耗费中央处理器大量时间与性能的问题，应用于预设的控制装置中，包括：在中央处理器将待配置寄存器数据写入至第一存储空间之后，接收中央处理器发送的写配置指令；基于写配置指令中携带的待配置寄存器数据在第一存储空间中的地址信息，从第一存储空间中读取出待配置寄存器数据；基于写配置指令中携带的应用信息，将读取的待配置寄存器数据输出至相应应用的接口，以使得待配置寄存器数据被写入至相应的寄存器中。本申请的方案有利于释放中央处理器的性能，不会出现耗费中央处理器大量的时间与性能的情况。
-
Patent Agency Ranking
公开(公告)号：CN116719755B
公开(公告)日：2023-11-07
申请号：CN202311001144.4
申请日：2023-08-10
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明涉及数字电路技术领域，公开了一种多应用内存访问的方法、装置、设备，对获取的多路命令进行轮询汇聚，以将多路命令转换为单路命令；将单路命令拆分为数据信息和地址信息；依据数据信息将获取的数据转换为标准化数据，并将标准化数据写入对应的存储位置；依据地址信息在内存空间中完成对应数据的读写操作。本发明的有益效果在于，通过将多路命令转换为单路命令，在多应用同时访问内存空间时无需再执行访问仲裁，用户接口更简单灵活，使用资源更少。通过将单路命令拆分为数据信息和地址信息，实现了数据和地址的异步处理，并且可以对地址信息进行预先处理，从而提前为读写数据做好准备，有效的提升了内存访问的处理效率。
-
公开(公告)号：CN116723162A
公开(公告)日：2023-09-08
申请号：CN202311001080.8
申请日：2023-08-10
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L49/111
Abstract: 本申请公开了一种网络首包处理方法、系统、装置、介质及异构设备，涉及数据处理领域。用于解决硬件卸载时存在的网络时延增加、资源消耗过多的问题。应用于主机端，主机端中设有预设虚拟队列，在接收到硬件端发送的首包时，对首包进行匹配；将匹配后的首包写入预设虚拟队列，以便主机端中的虚拟机或容器读取预设虚拟队列中的首包。可见，本申请通过将首包直接写入预设虚拟队列，虚拟机或容器可以直接从队列中读取首包，首包不需要经过多次硬件的搬运才能到达最终的虚拟机或容器，减少了网络时延，提高网络传输效率，减轻了硬件端设计难度，减少了硬件本身资源以及硬件和主机接口资源的消耗，提高了网络性能。
-
公开(公告)号：CN116684506A
公开(公告)日：2023-09-01
申请号：CN202310961853.0
申请日：2023-08-02
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种数据处理方法、系统、电子设备及计算机可读存储介质，涉及通信领域，为解决现有处理系统仅包括单块数字芯片导致的逻辑资源不足的问题，本发明的数据处理方法包括：当获取到操作命令，根据操作命令获取传输数据；基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。本发明能够保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
-
公开(公告)号：CN116436709B
公开(公告)日：2023-08-29
申请号：CN202310701493.0
申请日：2023-06-14
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明涉及数据安全技术领域，公开了一种数据的加解密方法、装置、设备和介质，现场可编程门阵列依据加解密算法生成包括加密密钥、解密密钥、模数的密钥信息；将待处理数据转换为设定比特位宽的标准化数据。根据加解密算法所匹配的有效比特位以及设定的位宽计算优化算法，确定出指数位宽和模数位宽。基于指数位宽、模数位宽以及标准化数据所需的密钥和模数，对标准化数据进行向量迭代加和移位运算，得到加解密数据。设定比特位宽，可实现对多种类型的加解密算法的兼容。依赖于指数位宽和模数位宽，通过单元拆分、层级复用将大位宽数据的运算拆分为小位宽的运算，使得现场可编程门阵列可以实现大位宽数据的运算。并且有着更好的系统性能和安全性。
-
公开(公告)号：CN115328666B
公开(公告)日：2023-07-14
申请号：CN202211256715.4
申请日：2022-10-14
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种设备调度方法、系统、电子设备及计算机可读存储介质，涉及服务器领域，该设备调度方法包括：基于虚拟机创建请求确定目标资源量；确定各个服务器节点的可用资源量；每个服务器节点的可用资源量根据服务器节点中处于空闲状态的设备的数量及处于休眠状态的设备的数量确定；在所有服务器节点中确定一个目标服务器节点；目标服务器节点的可用资源量大于或等于目标资源量；根据虚拟机创建请求在目标服务器节点上创建虚拟机。本申请能够使服务器节点上的设备可同时服务于更多的虚拟机，提高设备的利用率以及云服务提供商可服务的用户数。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.051 seconds)
