-
公开(公告)号:CN119766709A
公开(公告)日:2025-04-04
申请号:CN202510252588.8
申请日:2025-03-05
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L43/50 , H04L43/0894
Abstract: 本发明公开了一种回环测试方法、装置、系统、电子设备、介质及程序产品,涉及通信技术领域。部署在不支持寄存器控制收发两端的回环读写的处理器上,并测试其网络质量的回环测试装置包括数据缓存模块和读写控制逻辑模块。数据缓存模块与处理器自身的分段式接口与网络通信模块相连,其对通过网络通信模块和分段式接口收发的数据包进行缓存。读写控制逻辑模块与数据缓存模块相连,其根据数据包的包结束位置可在当数据缓存模块达到临界存储阈值条件时,保证从数据缓存模块中读写完最后一个数据包。本发明可以解决相关技术在对处理器进行MAC测试时,控制逻辑复杂的问题,能够高效简单地实现对处理器的MAC回环测试,控制逻辑简单且资源占用少。
-
公开(公告)号:CN118132243B
公开(公告)日:2024-07-19
申请号:CN202410552501.4
申请日:2024-05-07
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F9/48
Abstract: 本发明公开了计算机技术领域内的一种中断信号处理方法、装置、设备、介质、电路及系统。本发明在目标设备运行过程中监测到至少两个中断信号时,利用汇聚模块存储至少两个中断信号,并对至少两个中断信号进行轮询选择,将当前轮询到的中断信号传输至中断控制器;使中断控制器根据当前轮询到的中断信号和相应状态机进行控制时序的状态跳转,以实现单一中断接口支持多中断信号的处理;并且,至少两个中断信号基于目标设备支持的中断类型和中断需求量确定,能够有效满足用户应用程序和系统应用程序的中断需求,中断设计更具灵活性,也更贴合实际需求。
-
公开(公告)号:CN115800992B
公开(公告)日:2023-06-02
申请号:CN202310070901.7
申请日:2023-02-07
Applicant: 浪潮电子信息产业股份有限公司
IPC: H03K19/0175
Abstract: 本发明公开了一种握手信号的拆分电路、方法、装置、设备及存储介质,属于数字电路领域,用于对握手信号进行拆分。逻辑控制电路可以在与第二电平处理模块的配合下,在前端模块的有效信号输出端输出第一电平且自身对应的后端模块的反馈信号输出端输出第二电平时,仅控制自身对应的后端模块完成本次握手,并在前端模块完成本次握手前,向自身对应的后端模块的有效信号接收端输出与第一电平相反的电平,以防其再次接收数据,并向第一电平处理模块输出第二电平,以便第一电平处理模块在所有后端模块完成本次握手后输出第二电平,使前端模块完成本次握手,使多个后端模块可以同时/分时接收数据,提升了后端数据计算的灵活性,扩展了应用场景。
-
公开(公告)号:CN115577149B
公开(公告)日:2023-03-10
申请号:CN202211592819.2
申请日:2022-12-13
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F16/901 , G06F16/903
Abstract: 本申请公开了计算机技术领域内的一种数据处理方法、装置、设备及可读存储介质。本申请利用硬件设备获取目标字符串后,在目标字符串中确定多个字符片段,根据各个字符片段在目标字符串中的位置查询各个字符片段对应的哈希链表,并确定各个哈希链表在硬件设备的双口RAM中的写入地址,按照写入地址将每一哈希链表中的各链点信息写入硬件设备中的双口RAM,由此可使各个哈希链表按照其写入地址存储在双口RAM中,可实现:待压缩数据对应的各个哈希链表的顺序存储。相应地,本申请提供的一种数据处理装置、设备及可读存储介质,也同样具有上述技术效果。
-
公开(公告)号:CN118113446A
公开(公告)日:2024-05-31
申请号:CN202410537427.9
申请日:2024-04-30
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种中断处理方法、装置及设备、存储介质和计算机程序产品,涉及计算机技术领域,该方法应用于网卡,包括:当目标事件需要上报至处理器时,将所述目标事件的事件信息存储至目标事件队列中;判断所述目标事件队列的中断控制信号是否为有效;若是,则以中断的方式将所述目标事件队列中的事件上报至所述目标事件队列对应的处理器核心,并将所述中断控制信号设置为无效;其中,当所述处理器核心处理完成上报的事件之后,将所述中断控制信号设置为有效。本申请避免了中断上报对处理器核心性能的影响。
-
公开(公告)号:CN117234977A
公开(公告)日:2023-12-15
申请号:CN202311490238.2
申请日:2023-11-10
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/38
Abstract: 本发明公开了一种数据处理方法、系统、设备及计算机可读存储介质,涉及数据传输领域,为解决非标准的数据封装格式产生的非标准数据流不能与用户逻辑适配的问题,该数据处理方法包括:当接收到实时数据,确定实时数据的当前数据流封装格式;数据流封装格式包括满足目标传输协议要求的标准数据流封装格式;判断是否存储器中未存储待传输数据且当前数据流封装格式为标准数据流封装格式;若是,将实时数据作为当前传输数据输出;若否,将实时数据写入存储器,基于待传输数据和/或实时数据得到标准数据流封装格式的当前传输数据并输出。本发明能够将非标准数据流转换为标准数据流,以适配后端的用户逻辑设备。
-
公开(公告)号:CN116776781B
公开(公告)日:2023-11-07
申请号:CN202311034885.2
申请日:2023-08-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/32
Abstract: 本申请公开了一种寄存器参数的管理方法、系统、设备及存储介质,应用于数字电路设计技术领域,解决了传统方案中寄存器参数配置时耗费中央处理器大量时间与性能的问题,应用于预设的控制装置中,包括:在中央处理器将待配置寄存器数据写入至第一存储空间之后,接收中央处理器发送的写配置指令;基于写配置指令中携带的待配置寄存器数据在第一存储空间中的地址信息,从第一存储空间中读取出待配置寄存器数据;基于写配置指令中携带的应用信息,将读取的待配置寄存器数据输出至相应应用的接口,以使得待配置寄存器数据被写入至相应的寄存器中。本申请的方案有利于释放中央处理器的性能,不会出现耗费中央处理器大量的时间与性能的情况。
-
公开(公告)号:CN116719755B
公开(公告)日:2023-11-07
申请号:CN202311001144.4
申请日:2023-08-10
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明涉及数字电路技术领域,公开了一种多应用内存访问的方法、装置、设备,对获取的多路命令进行轮询汇聚,以将多路命令转换为单路命令;将单路命令拆分为数据信息和地址信息;依据数据信息将获取的数据转换为标准化数据,并将标准化数据写入对应的存储位置;依据地址信息在内存空间中完成对应数据的读写操作。本发明的有益效果在于,通过将多路命令转换为单路命令,在多应用同时访问内存空间时无需再执行访问仲裁,用户接口更简单灵活,使用资源更少。通过将单路命令拆分为数据信息和地址信息,实现了数据和地址的异步处理,并且可以对地址信息进行预先处理,从而提前为读写数据做好准备,有效的提升了内存访问的处理效率。
-
公开(公告)号:CN116684506A
公开(公告)日:2023-09-01
申请号:CN202310961853.0
申请日:2023-08-02
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种数据处理方法、系统、电子设备及计算机可读存储介质,涉及通信领域,为解决现有处理系统仅包括单块数字芯片导致的逻辑资源不足的问题,本发明的数据处理方法包括:当获取到操作命令,根据操作命令获取传输数据;基于目标传输协议对传输数据进行封装得到访问数据包,并将访问数据包发送至第二数字芯片,以便第二数字芯片返回基于访问数据包得到的响应数据包;第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片;解析响应数据包得到第一返回数据,将第一返回数据发送给目标设备。本发明能够保证数字芯片的逻辑资源充足,满足加速开发应用的要求。
-
公开(公告)号:CN116436709B
公开(公告)日:2023-08-29
申请号:CN202310701493.0
申请日:2023-06-14
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明涉及数据安全技术领域,公开了一种数据的加解密方法、装置、设备和介质,现场可编程门阵列依据加解密算法生成包括加密密钥、解密密钥、模数的密钥信息;将待处理数据转换为设定比特位宽的标准化数据。根据加解密算法所匹配的有效比特位以及设定的位宽计算优化算法,确定出指数位宽和模数位宽。基于指数位宽、模数位宽以及标准化数据所需的密钥和模数,对标准化数据进行向量迭代加和移位运算,得到加解密数据。设定比特位宽,可实现对多种类型的加解密算法的兼容。依赖于指数位宽和模数位宽,通过单元拆分、层级复用将大位宽数据的运算拆分为小位宽的运算,使得现场可编程门阵列可以实现大位宽数据的运算。并且有着更好的系统性能和安全性。
-
-
-
-
-
-
-
-
-