-
公开(公告)号:CN119363101A
公开(公告)日:2025-01-24
申请号:CN202411365046.3
申请日:2024-09-29
Applicant: 南京大学
Abstract: 本发明提出了一种分频器的驱动组件及其驱动方法。其驱动组件包括依次连接的时钟选择模块和分频模块;时钟选择模块,用于控制分频参考时钟的选择和进行实时无毛刺的时钟切换与复位同步;分频模块,用于依据片外配置信息配置生成不同主频下的奇数分频、偶数分频、小数分频和分数分频中的任意一种分频类型的高精度分频时钟输出。本发明可以实现对后端多个受控设备芯片生成不同频率的分频时钟信号,能够极大简化高精度分频器的整体结构,提高驱动组件的集成度和效率。相较于传统方案,本发明能够实现更复杂更高精度的分频功能,同时驱动电路设计与验证难度更低。
-
公开(公告)号:CN114497099B
公开(公告)日:2024-10-22
申请号:CN202210051765.2
申请日:2022-01-17
Applicant: 南京大学
IPC: H01L27/146
Abstract: 本发明公开了一种基于复合介质栅光电导的光敏探测器及其工作方法。其光敏探测器包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅MOSFET部分和光电子调制结构,光电子调制结构包括衬底电极、光电子调制P+掺杂区和光电子调制电极;衬底电极设置在P型半导体衬底的底部;在复合介质栅MOSFET部分的衬底表面设有N型源极和漏极,光电子调制P+掺杂区设置于N型源极和漏极的外围;光电子调制电极位于光电子调制P+掺杂区的表面。本发明可通过控制P型衬底底部和光电子调制P+掺杂区之间的电场实现MOS电容感光时对体区内光电子的收集以及抑制相邻探测器之间的电学串扰,进而有效提高光敏探测器的量子效率以及MTF。
-
公开(公告)号:CN118228787A
公开(公告)日:2024-06-21
申请号:CN202410301783.0
申请日:2024-03-16
Applicant: 南京大学
Abstract: 本发明公开了一种线性的神经元电路及其脉冲输出方法。该电路包括输入电路、钳位电路、电流镜、电流泄放电路和整形电路,其中,输入电路包括多个N型晶体管,用于产生不同大小的电流;钳位电路用于将输入电路中的N型晶体管的漏端稳定在一个电压值,使得每个晶体管在开启状态下都输出稳定且相同的电流值;电流镜用于复制输入电路产生的电流并送入电流泄放电路;电流泄放电路中电容上的电压在电流的作用下积累到一定值时,电路对应输出一个脉冲;整形电路用于脉冲输出的整形。本发明的电路结构可以实现线性快速的脉冲输出,模拟了生物神经元的工作机制,并且与标准集成电路工艺兼容。
-
公开(公告)号:CN117420954A
公开(公告)日:2024-01-19
申请号:CN202311319320.9
申请日:2023-10-12
Applicant: 南京大学
IPC: G06F3/06
Abstract: 本发明公开了一种处理带有奇数比特流的数据读出模块及设计方法。数据读出模块包括奇数流数据分块模块和奇数流数据选通模块;奇数流数据分块模块用于在奇数比特流数据读出时,根据输入数据位数和输出数据,设计数据的存储方案,对数据进行重组分块;奇数流数据选通模块用于在所述奇数流数据分块模块输出的分块数据基础上,根据数据筛选方式,对数据链路进行选通并输出数据流。本发明的提出能够使得数据读出模块在带有奇数比特数据流的情况下,以较高频率、较低硬件开支的情况下实现复杂功能的数据流处理,实现数据读出模块的功能实现以及硬件优化。
-
公开(公告)号:CN116017184A
公开(公告)日:2023-04-25
申请号:CN202310321390.1
申请日:2023-03-29
Applicant: 南京大学
IPC: H04N25/75
Abstract: 本发明公开了一种基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路,属于集成电路领域。本发明的电路包括复合介质栅双晶体管光敏探测器像素、开关S1、斜坡发生器、反相器链跨阻放大器、驱动级和计数器,其中,复合介质栅双晶体管光敏探测器像素控制端连接斜坡发生器,第一端接地,第二端与反相器链跨阻放大器输入端连接;反相器链跨阻放大器的输出端与驱动级的输入端连接;驱动级的输出端作为计数器的使能信号。本发明的电路,规避了放大器直流工作电平不处于线性放大区间的问题,且不易受到输入端高频噪声的干扰,以实现对复合介质栅双晶体管光敏探测器实现高速、高精度的读出。
-
公开(公告)号:CN115931304A
公开(公告)日:2023-04-07
申请号:CN202211341105.4
申请日:2022-10-30
Applicant: 南京大学
IPC: G01M11/02
Abstract: 本发明提出了一种模拟成像芯片光输入的测试装置及其方法。该装置包括光路重建模块、传感器重建模块以及RTL重建模块;光路重建模块,用于获得每个像素的光子到达时刻序列;传感器重建模块,用于根据每个像素的光子到达时刻序列,获取模拟感光器件响应的光子时刻序列;RTL重建模块,用于根据模拟感光器件响应的光子时刻序列,重构出每个像素的数字PWM脉冲信号,作为后级数字电路的仿真测试输入。本发明的提出能够使得感光器件作为数字域的一个模块,对光输入进行真实准确的模拟,得到对应响应的数字信号,验证后级电路的功能准确性以及输出图像质量,并且优化芯片设计。
-
公开(公告)号:CN115908769A
公开(公告)日:2023-04-04
申请号:CN202211306205.3
申请日:2022-10-25
Applicant: 南京大学
IPC: G06V10/147 , G06V10/28 , G06V10/82 , G06V10/74
Abstract: 本发明公开了一种非线性的图像采集量化方法。该量化方法的步骤为:(1)对于成像器件收集到的比特位大小为i的原始光强信息,其对应的量化空间为0~2i‑1,采用二进制将量化空间分为i个区间:0~1、1~3、3~7、……、2i‑1‑1~2i‑1,依次记为S0、S1、S2、S3、……、Si‑1;(2)进行非线性量化:改变至少一个上述区间的量化台阶高度,得到对应的非线性量化斜坡;(3)将原始光强信息代入非线性量化斜坡映射到对应量化后的值,该值即为量化后的像素灰度值,从而可获得非线性量化编码后的灰度图像。本发明的方法可以在保证图像质量的前提下有效降低量化位数和采集时间,可以使用更少的比特位数来获得感兴趣信号区域的给定信噪比。
-
公开(公告)号:CN114843295A
公开(公告)日:2022-08-02
申请号:CN202210316355.6
申请日:2022-03-29
Applicant: 南京大学
IPC: H01L27/146 , H01L27/108 , G11C11/408 , G11C11/409 , G11C11/42 , H04N5/225 , H04N5/372 , H04N5/374
Abstract: 本发明公开了一种基于复合介质栅结构的光电一体器件、阵列及其方法。该器件包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管,其中,复合介质栅光敏探测器用于收集、存储和读出感光的光电子,其在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅,在衬底内设有第一漏极,不设源极;复合介质栅晶体管用于向所述复合介质栅光敏探测器输入或输出电子,其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅,在衬底内设有源极和第二漏极。本发明的光电一体器件利用光电子进行工作,可以作为图像传感器使用,同时能解决初始信号分布不均匀的问题。
-
公开(公告)号:CN114841847A
公开(公告)日:2022-08-02
申请号:CN202210316354.1
申请日:2022-03-29
Applicant: 南京大学
IPC: G06T1/20 , G06T1/60 , G11C11/42 , H01L27/07 , H01L29/423 , H01L29/788 , H01L31/113
Abstract: 本发明公开了一种基于复合介质栅结构的感存算一体器件,包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管。其中,复合介质栅光敏探测器在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅;复合介质栅晶体管用于完成其存储的权重和感光的光电子的调和平均数的运算,其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅;复合介质栅光敏探测器和复合介质栅晶体管分别在衬底内设有源极和漏极。本发明的器件能在信号读取的过程中完成调和平均数的运算,可以用来匹配后续图像处理单元的复杂运算,降低后续图像处理的算力需求和功耗。
-
公开(公告)号:CN114071041A
公开(公告)日:2022-02-18
申请号:CN202111323667.1
申请日:2021-11-10
Applicant: 南京大学
IPC: H04N5/378 , H04N5/376 , H01L27/146
Abstract: 本发明公开了一种基于复合介质栅双晶体管光敏探测器的行列减法读出电路。该电路包括由多个复合栅介质晶体管构成的晶体管阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块和电流减法模块等,在晶体管阵列中:同行的所有晶体管栅极相连构成字线,与字线选择模块相连;奇数行同列的所有晶体管漏极相连构成奇数位线,与奇数位线选择模块相连;偶数行同列的所有晶体管漏极相连构成偶数位线,与偶数位线选择模块相连;同列的所有晶体管源极相连构成源线;奇数位线选择模块和偶数位线选择模块均与电流减法模块相连,电流减法模块依次与电流电压转换模块和数模转换模块相连。本发明的读出电路具有小面积、低功耗、低噪声以及高精度的优势。
-
-
-
-
-
-
-
-
-