-
公开(公告)号：CN113990890B
公开(公告)日：2024-04-09
申请号：CN202111240585.0
申请日：2021-10-25
Applicant: 南京大学
IPC: H01L27/146 , H04N25/76
Abstract: 本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。
-
公开(公告)号：CN111540758B
公开(公告)日：2023-06-06
申请号：CN202010384628.1
申请日：2020-05-09
Applicant: 南京大学
IPC: H01L27/146 , H01L29/423
Abstract: 本发明公开了一种基于复合介质栅横向耗尽的光敏探测器及其方法。其探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，第一浮栅与第二浮栅相连；复合介质栅MOS电容的衬底中设有N或N‑型感光区域；感光区域的四周设有P或P+型隔离区，用于将复合介质栅晶体管与复合介质栅MOS电容分隔开。本发明能够提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。
-
公开(公告)号：CN112230709A
公开(公告)日：2021-01-15
申请号：CN202011112962.8
申请日：2020-10-16
Applicant: 南京大学
Abstract: 本发明公开了一种可实现高精度光输入的光电计算装置及校准方法。其装置包括发光阵列、光电计算阵列和光学调制机构，发光阵列由多个发光单元周期性排列组成，光电计算阵列由多个光电计算单元周期性排列组成，光学调制机构用于对发光单元发出的光子进行调制；光电计算装置还包括辅助对准机构，辅助对准机构使得发光单元发出的光子经过光学调制机构后能够入射在计算关系上与发光单元相对应的光电计算单元中；辅助对准机构包括至少一个可成像阵列，可成像阵列与发光阵列或光电计算阵列二者之一在整个装置的光路中相对于另一者具有对易性。本发明不仅可以提高光输入的精度，而且可以方便地进行现场校准或调焦。
-
公开(公告)号：CN111969983A
公开(公告)日：2020-11-20
申请号：CN202010697791.3
申请日：2020-07-20
Applicant: 南京大学
IPC: H03K5/22
Abstract: 本发明公开了一种电流减法电路。该电路包括9个晶体管，其中，晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连。本发明具有面积小，功耗低，成本低，集成度高等优点，能够很好地抑制微纳米工艺下晶体管的沟道长度调制效应，从而提高电流减法电路的线性度和精确度。
-
公开(公告)号：CN114071034A
公开(公告)日：2022-02-18
申请号：CN202111323595.0
申请日：2021-11-10
Applicant: 南京大学
Abstract: 本发明公开了一种基于开关电容的复合介质栅双晶体管像素读出电路。该电路包括复合介质栅双晶体管光敏探测器像素、电容、开关、运算放大器、比较器和计数器，其中，复合介质栅双晶体管光敏探测器像素第一端接地，第二端与第一电容第二端连接；第一电容与第二电容的第一端分别与运算放大器输入端的正负接口连接；第一电容的第二端与第二电压连接；第二电容的第二端分别与第一电压以及电源地连接；运算放大器通过第五开关和第六开关形成单位负反馈连接方式；运算放大器输出端的正负接口分别与比较器输入端的负正接口连接，比较器的输出端接计数器的使能信号。本发明电路结构稳定，可以消除运算放大器自身offset电压的影响。
-
Patent Agency Ranking
公开(公告)号：CN113990890A
公开(公告)日：2022-01-28
申请号：CN202111240585.0
申请日：2021-10-25
Applicant: 南京大学
IPC: H01L27/146 , H04N5/374
Abstract: 本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。
-
公开(公告)号：CN111541444B
公开(公告)日：2021-11-16
申请号：CN202010384765.5
申请日：2020-05-09
Applicant: 南京大学
IPC: H03K19/0185 , H01L27/146 , H01L29/423
Abstract: 本发明公开了一种基于复合介质栅双晶体管光敏探测器的多电平移位电路。其中，探测器单元包括MOS‑C部分和MOSFET部分，单元的N型源极区、N型漏极区、第二控制栅极、P型半导体衬底和N型阱这五个端口分别连接一个多电平移位电路，该移位电路包括预移位电路和移位电路，还可以包括驱动电路和信号补偿电路。本发明的移位电路可在一个电路中实现正压、负压、零电位、浮空四种信号的两两切换，相较于传统的仅支持单一电压信号或双电压信号的电平移位电路，本发明的电路在功耗、性能、兼容性等方面均更有优势。
-
公开(公告)号：CN111554700B
公开(公告)日：2023-09-12
申请号：CN202010401623.5
申请日：2020-05-13
Applicant: 南京大学
IPC: H01L27/146 , H01L29/423 , H04N25/50 , H04N25/67 , G03F7/20
Abstract: 本发明提供一种基于复合介质栅结构的成像阵列及其曝光、读取方法。成像阵列包括具有复合介质栅结构的像素单元，每个像素单元的源极和漏极对称，若干数目的单元相互串联构成一行，同一行的相邻单元之间共用漏极或源极，若干行单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列，在同一列中，将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线；在一列金属层位线的一端设有选择开关晶体管；每一行单元的控制栅极横向延伸连接为一个整体，并且在同一行中，将间隔若干列的单元的控制栅极使用欧姆接触连接到一行金属层字线。本发明可以有效地进一步减小像素周期尺寸，提高成像分辨率。
-
公开(公告)号：CN114497099A
公开(公告)日：2022-05-13
申请号：CN202210051765.2
申请日：2022-01-17
Applicant: 南京大学
IPC: H01L27/146
Abstract: 本发明公开了一种基于复合介质栅光电导的光敏探测器及其工作方法。其光敏探测器包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅MOSFET部分和光电子调制结构，光电子调制结构包括衬底电极、光电子调制P+掺杂区和光电子调制电极；衬底电极设置在P型半导体衬底的底部；在复合介质栅MOSFET部分的衬底表面设有N型源极和漏极，光电子调制P+掺杂区设置于N型源极和漏极的外围；光电子调制电极位于光电子调制P+掺杂区的表面。本发明可通过控制P型衬底底部和光电子调制P+掺杂区之间的电场实现MOS电容感光时对体区内光电子的收集以及抑制相邻探测器之间的电学串扰，进而有效提高光敏探测器的量子效率以及MTF。
-
公开(公告)号：CN111554700A
公开(公告)日：2020-08-18
申请号：CN202010401623.5
申请日：2020-05-13
Applicant: 南京大学
IPC: H01L27/146 , H01L29/423 , H04N5/351 , H04N5/365 , G03F7/20
Abstract: 本发明提供一种基于复合介质栅结构的成像阵列及其曝光、读取方法。成像阵列包括具有复合介质栅结构的像素单元，每个像素单元的源极和漏极对称，若干数目的单元相互串联构成一行，同一行的相邻单元之间共用漏极或源极，若干行单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列，在同一列中，将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线；在一列金属层位线的一端设有选择开关晶体管；每一行单元的控制栅极横向延伸连接为一个整体，并且在同一行中，将间隔若干列的单元的控制栅极使用欧姆接触连接到一行金属层字线。本发明可以有效地进一步减小像素周期尺寸，提高成像分辨率。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.029 seconds)
