-
公开(公告)号：CN112699070A
公开(公告)日：2021-04-23
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
公开(公告)号：CN114637453A
公开(公告)日：2022-06-17
申请号：CN202011485342.9
申请日：2020-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F3/0488 , G06F3/0484
Abstract: 本发明公开了一种光电载荷的指向角控制方法，鼠标点击感兴趣的目标，获取所述目标在图像中的坐标位置，根据所述坐标位置与图像中心位置计算出图像差值；从光电载荷的回令中实时解析出鼠标点击时光电载荷的指向角，根据所述图像差值比例计算出鼠标点击目标对应的指向角；向光电载荷发送携带目标指向角的目标指向指令，光电载荷将光轴指向该目标。本发明针对视场内小目标精确指向操控，具有简单快捷的显著特点，且显示直观，大大提高了操作效率，降低了操作难度。
-
公开(公告)号：CN108134607B
公开(公告)日：2021-07-02
申请号：CN201711380450.8
申请日：2017-12-20
Applicant: 北京华航无线电测量研究所
IPC: H03M1/12
Abstract: 本发明提出一种基于JESD204B的板间高速AD同步采集电路及同步方法，采集电路包括同步控制板和K块采集板，所述同步控制板分别与每块采集板相连接，为每块采集板提供时序一致的同步控制信号和与AD外部采样时钟同源的同步参考时钟，使K块采集板间实现同步多路AD采集。采集电路采用了模块化设计，可进行多板重复堆叠；适用范围广，适用于任何基于JESD204B的ADC芯片；电路简单、有效、可靠，有效解决了系统小型化与系统性能指标要求逐步提升的矛盾。
-
Patent Agency Ranking
公开(公告)号：CN111200581A
公开(公告)日：2020-05-26
申请号：CN201811374562.7
申请日：2018-11-19
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于LVDS总线的数据收发模块，包括发送模块和接收模块，所述发送模块按照自定义协议对发送数据帧格式进行设置，并进行并串转换，将串行数据及时钟通过LVDS串口发送；所述接收模块将接收数据按照自定义协议进行串并转换，对接收数据进行有效性判断并存储。本发明有效的解决了由于协议上的差异，给设计人员带来大量的重复性设计及调试工作，提高工作效率，并能够避免传输数据错误或重要数据包丢失等现象，使得数据传输更加稳定可靠。
-
公开(公告)号：CN112699070B
公开(公告)日：2024-06-18
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
公开(公告)号：CN111200581B
公开(公告)日：2022-08-16
申请号：CN201811374562.7
申请日：2018-11-19
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于LVDS总线的数据收发模块，包括发送模块和接收模块，所述发送模块按照自定义协议对发送数据帧格式进行设置，并进行并串转换，将串行数据及时钟通过LVDS串口发送；所述接收模块将接收数据按照自定义协议进行串并转换，对接收数据进行有效性判断并存储。本发明有效的解决了由于协议上的差异，给设计人员带来大量的重复性设计及调试工作，提高工作效率，并能够避免传输数据错误或重要数据包丢失等现象，使得数据传输更加稳定可靠。
-
公开(公告)号：CN108134607A
公开(公告)日：2018-06-08
申请号：CN201711380450.8
申请日：2017-12-20
Applicant: 北京华航无线电测量研究所
IPC: H03M1/12
Abstract: 本发明提出一种基于JESD204B的板间高速AD同步采集电路及同步方法，采集电路包括同步控制板和K块采集板，所述同步控制板分别与每块采集板相连接，为每块采集板提供时序一致的同步控制信号和与AD外部采样时钟同源的同步参考时钟，使K块采集板间实现同步多路AD采集。采集电路采用了模块化设计，可进行多板重复堆叠；适用范围广，适用于任何基于JESD204B的ADC芯片；电路简单、有效、可靠，有效解决了系统小型化与系统性能指标要求逐步提升的矛盾。
-
公开(公告)号：CN222736017U
公开(公告)日：2025-04-08
申请号：CN202421386312.6
申请日：2024-06-18
Applicant: 北京华航无线电测量研究所
Abstract: 本实用新型涉及一种雷达信号采集芯片组的供电电路，属于雷达技术领域，解决了现有技术中供电电路结构复杂问题。系统包括：DC/DC变换器、第一电源电路、第二电源电路、第三电源电路和第四电源电路；DC/DC变换器的第一输出端连接第一电源电路和第二电源电路的电压输入端，第二输出端连接第三电源电路和第四电源电路的电压输入端；第一电源电路的电压输出端连接雷达信号采集芯片的1.0V模拟电源输入引脚；第二电源电路的电压输出端连接雷达信号采集芯片的1.0V数字电源输入引脚；第三电源电路的电压输出端连接雷达信号采集芯片的1.8V模拟电压输入引脚；第四电源电路的电压输出端连接雷达信号采集芯片的2.2V模拟电压输入引脚。实现为雷达信号采集芯片组稳定供电。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
