-
公开(公告)号：CN112346057B
公开(公告)日：2023-07-14
申请号：CN201910719523.4
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
IPC: G01S13/90
Abstract: 本发明一种图像处理过程中的二维插值模块，包括多路数据分发模块、插值模块、多路数据整合模块：所述多路数据分发模块将数据分时输出，流水送入并行的插值处理模块中；插值模块：包括距离向插值模块、方位向插值模块；分别计算距离向、方位向插值位置并插值；多路数据整合模块将距离和方位向插值处理输出的插值结果，分别整合到一路进行输出。该模块的实时性强，显著提高了图像数据处理速度。
-
公开(公告)号：CN111308429A
公开(公告)日：2020-06-19
申请号：CN201811509913.0
申请日：2018-12-11
Applicant: 北京华航无线电测量研究所
IPC: G01S7/285
Abstract: 本发明公开了一种基于共形天线的自适应选最优参考通道方法及装置，对接收的雷达信号进行数字信道化后，进行数字检波处理，从中找出信号所在的子信道，提取各通道脉冲前沿幅度值，存储各通道检波结果和信道选择结果，统计子信道有效的次数，找到最大值，则将最大值对应的子信道作为最终的参考子信道，比较相应通道的前沿幅度值，找出幅值最大值对应的通道号，即为最优参考通道。本发明能够找到信号质量最优的通道作为参考通道，提高参数测量精度与脉内特征分析的准确性。
-
公开(公告)号：CN108196230A
公开(公告)日：2018-06-22
申请号：CN201711325354.3
申请日：2017-12-13
Applicant: 北京华航无线电测量研究所
IPC: G01S7/292
Abstract: 本发明提出一种被动雷达的两级数字信道化接收装置，包括一级数字信道化接收模块、一级有效信道选择模块、二级数字信道化接收模块和二级有效信道选择模块；经过两级数字信道化接收和选择后得到有效信道中信号的幅度和相位值。该装置适用于多数被动雷达信号处理系统，针对不同的采样率和频带宽度要求，封装成参数灵活可选的设计模块，实现设计的模块化和通用化，可大大缩短设计周期；有效解决了被动共形天线雷达对于信号检测灵敏度和信噪比的要求，通过两级信道化处理，有效的提高了灵敏度和信噪比，两级信道化联合处理后信噪比增益约17dB；采用两级数字信道化接收减少了运算资源，降低了芯片功耗。
-
公开(公告)号：CN112699070B
公开(公告)日：2024-06-18
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
公开(公告)号：CN112491496B
公开(公告)日：2022-08-23
申请号：CN201910861520.4
申请日：2019-09-12
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于FPGA同步串口多级缓存接收转发方法，通过一级缓存并判断缓存容量、标识符、计算并判断校验和，可选二级缓存补充计算、判断校验和，末级缓存平衡发送方、接收方数据流速。本发明采用多级缓存结构，可以有效解决同步串口中错数，漏数，多数等数据问题，有效解决部分时间段内出现发送数据率大于接收数据率的传输速率不匹配问题，且数据包接收密度大，存储资源利用效率高。
-
Patent Agency Ranking
公开(公告)号：CN112346023A
公开(公告)日：2021-02-09
申请号：CN201910719510.7
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提出一种被动雷达的幅度校准模块，包括各通道幅度平均值求倒数模块、幅度自校准因子存储及调用模块、幅度自校准处理模块；各通道幅度平均值求倒数模块对被动雷达各个接收通道所收到的自校准脉冲的幅度值进行了求平均值、求倒数和定点数转浮点数运算，最终得到各个接收通道幅度的相对值；幅度自校准因子存储及调用模块控制相对值对SRAM的存储和读出；幅度自校准处理模块计算出幅度自校准因子，然后实时的脉冲幅度值乘以幅度自校准因子，进行自适应截位，最终得到经过幅度自校准处理后的幅度值。本发明大大提高了运算速度，减少了运算过程中的精度损耗，降低了模块的资源消耗，可以显著地提高后续被动测角模块的运算精度。
-
公开(公告)号：CN108196227A
公开(公告)日：2018-06-22
申请号：CN201711325362.8
申请日：2017-12-13
Applicant: 北京华航无线电测量研究所
IPC: G01S7/02
Abstract: 本发明提出一种种雷达信道化接收信号的前沿测频装置及方法，对雷达信道化接收系统子信道内的信号瞬时相位求后向差分得到瞬时相位差，并对瞬时相位差进行解卷绕，输出为无模糊的瞬时相位差；选取无模糊的瞬时相位差的前n个值，进行取平均运算得到前沿瞬时相位差的平均值A；根据前沿瞬时相位差的平均值A计算雷达信号的瞬时频率相对子信道中心频率的偏离值；根据信号所在子信道的中心频率和偏离值计算雷达信号的真实频率f。本发明能够在短时间内较精确地测量雷达信号的前沿频率，具有良好的测频精度，可对不同调制类型的雷达信号进行测量具有较强的实用性和通用性。
-
公开(公告)号：CN112699070A
公开(公告)日：2021-04-23
申请号：CN201911006278.9
申请日：2019-10-22
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
-
公开(公告)号：CN112491496A
公开(公告)日：2021-03-12
申请号：CN201910861520.4
申请日：2019-09-12
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于FPGA同步串口多级缓存接收转发方法，通过一级缓存并判断缓存容量、标识符、计算并判断校验和，可选二级缓存补充计算、判断校验和，末级缓存平衡发送方、接收方数据流速。本发明采用多级缓存结构，可以有效解决同步串口中错数，漏数，多数等数据问题，有效解决部分时间段内出现发送数据率大于接收数据率的传输速率不匹配问题，且数据包接收密度大，存储资源利用效率高。
-
公开(公告)号：CN112486454A
公开(公告)日：2021-03-12
申请号：CN201910861551.X
申请日：2019-09-12
Applicant: 北京华航无线电测量研究所
IPC: G06F7/24
Abstract: 本发明提出一种基于FPGA的序列多峰值搜索排序装置，包括峰值寄存器、标识常量寄存器、比较寄存器和处理单元。所述处理单元使用峰值寄存器、标识常量寄存器、比较寄存器对输入序列进行多峰值搜索排序。本发明有效提升了序列排序的速度，降低了排序时需要占用的存储资源，具有较强的实用性和通用性。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.033 seconds)
