一种被动雷达的幅度自校准模块

    公开(公告)号:CN112346023B

    公开(公告)日:2023-07-11

    申请号:CN201910719510.7

    申请日:2019-08-06

    Abstract: 本发明提出一种被动雷达的幅度校准模块,包括各通道幅度平均值求倒数模块、幅度自校准因子存储及调用模块、幅度自校准处理模块;各通道幅度平均值求倒数模块对被动雷达各个接收通道所收到的自校准脉冲的幅度值进行了求平均值、求倒数和定点数转浮点数运算,最终得到各个接收通道幅度的相对值;幅度自校准因子存储及调用模块控制相对值对SRAM的存储和读出;幅度自校准处理模块计算出幅度自校准因子,然后实时的脉冲幅度值乘以幅度自校准因子,进行自适应截位,最终得到经过幅度自校准处理后的幅度值。本发明大大提高了运算速度,减少了运算过程中的精度损耗,降低了模块的资源消耗,可以显著地提高后续被动测角模块的运算精度。

    一种基于共形天线的自适应选最优参考通道方法及装置

    公开(公告)号:CN111308429B

    公开(公告)日:2023-06-13

    申请号:CN201811509913.0

    申请日:2018-12-11

    Abstract: 本发明公开了一种基于共形天线的自适应选最优参考通道方法及装置,对接收的雷达信号进行数字信道化后,进行数字检波处理,从中找出信号所在的子信道,提取各通道脉冲前沿幅度值,存储各通道检波结果和信道选择结果,统计子信道有效的次数,找到最大值,则将最大值对应的子信道作为最终的参考子信道,比较相应通道的前沿幅度值,找出幅值最大值对应的通道号,即为最优参考通道。本发明能够找到信号质量最优的通道作为参考通道,提高参数测量精度与脉内特征分析的准确性。

    一种基于FPGA的矩阵特征分解方法

    公开(公告)号:CN111222092A

    公开(公告)日:2020-06-02

    申请号:CN201811417155.X

    申请日:2018-11-26

    Abstract: 一种基于FPGA的矩阵特征分解方法,包括以下步骤:步骤S1、初始化d0(k)和X0(8,k),(k=0~63);X0(8,k)为各通道64拍幅相采样的瞬时值8*1复向量,d0(k)为X0矩阵的列和向量;步骤S2、计算特征矢量,步骤S3、生成噪声子空间。本发明的基于FPGA设计的一种矩阵特征分解方法,有针对性的设计了信号处理流程,实现了高速矩阵特征分解运算;本发明有效提升了指定维度的矩阵特征分解运算时间,具有较强的实用性和通用性,对以后的类似设计具有一定的指导意义。

    一种基于共形天线的自适应选最优参考通道方法及装置

    公开(公告)号:CN111308429A

    公开(公告)日:2020-06-19

    申请号:CN201811509913.0

    申请日:2018-12-11

    Abstract: 本发明公开了一种基于共形天线的自适应选最优参考通道方法及装置,对接收的雷达信号进行数字信道化后,进行数字检波处理,从中找出信号所在的子信道,提取各通道脉冲前沿幅度值,存储各通道检波结果和信道选择结果,统计子信道有效的次数,找到最大值,则将最大值对应的子信道作为最终的参考子信道,比较相应通道的前沿幅度值,找出幅值最大值对应的通道号,即为最优参考通道。本发明能够找到信号质量最优的通道作为参考通道,提高参数测量精度与脉内特征分析的准确性。

    一种被动雷达的两级数字信道化接收装置

    公开(公告)号:CN108196230A

    公开(公告)日:2018-06-22

    申请号:CN201711325354.3

    申请日:2017-12-13

    Abstract: 本发明提出一种被动雷达的两级数字信道化接收装置,包括一级数字信道化接收模块、一级有效信道选择模块、二级数字信道化接收模块和二级有效信道选择模块;经过两级数字信道化接收和选择后得到有效信道中信号的幅度和相位值。该装置适用于多数被动雷达信号处理系统,针对不同的采样率和频带宽度要求,封装成参数灵活可选的设计模块,实现设计的模块化和通用化,可大大缩短设计周期;有效解决了被动共形天线雷达对于信号检测灵敏度和信噪比的要求,通过两级信道化处理,有效的提高了灵敏度和信噪比,两级信道化联合处理后信噪比增益约17dB;采用两级数字信道化接收减少了运算资源,降低了芯片功耗。

    一种两侧滑窗取平均一维检测的FGPA实现方法

    公开(公告)号:CN106597388A

    公开(公告)日:2017-04-26

    申请号:CN201611045228.8

    申请日:2016-11-24

    CPC classification number: G01S7/2923 G05B19/042

    Abstract: 本发明提供了一种两侧滑窗取平均一维检测的FPGA实现方法,所述方法包括:步骤1:输入原始数据,并对雷达工作参数进行设置;步骤2:对步骤1输入的原始数据进行处理;步骤3:对步骤2的处理结果进行对比验证。本发明有效的解决了雷达信号处理系统工作重频大,处理点数多与DSP芯片处理速度不足的矛盾,用FPGA设计实现了两侧滑窗取平均的一维检测,已经在实际工程中进行了验证,取得了良好的效果,具有较强的实用性和通用性,对以后的类似设计具有一定的指导意义。

Patent Agency Ranking