-
公开(公告)号：CN112346023B
公开(公告)日：2023-07-11
申请号：CN201910719510.7
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提出一种被动雷达的幅度校准模块，包括各通道幅度平均值求倒数模块、幅度自校准因子存储及调用模块、幅度自校准处理模块；各通道幅度平均值求倒数模块对被动雷达各个接收通道所收到的自校准脉冲的幅度值进行了求平均值、求倒数和定点数转浮点数运算，最终得到各个接收通道幅度的相对值；幅度自校准因子存储及调用模块控制相对值对SRAM的存储和读出；幅度自校准处理模块计算出幅度自校准因子，然后实时的脉冲幅度值乘以幅度自校准因子，进行自适应截位，最终得到经过幅度自校准处理后的幅度值。本发明大大提高了运算速度，减少了运算过程中的精度损耗，降低了模块的资源消耗，可以显著地提高后续被动测角模块的运算精度。
-
公开(公告)号：CN112491496A
公开(公告)日：2021-03-12
申请号：CN201910861520.4
申请日：2019-09-12
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于FPGA同步串口多级缓存接收转发方法，通过一级缓存并判断缓存容量、标识符、计算并判断校验和，可选二级缓存补充计算、判断校验和，末级缓存平衡发送方、接收方数据流速。本发明采用多级缓存结构，可以有效解决同步串口中错数，漏数，多数等数据问题，有效解决部分时间段内出现发送数据率大于接收数据率的传输速率不匹配问题，且数据包接收密度大，存储资源利用效率高。
-
公开(公告)号：CN106598603B
公开(公告)日：2020-10-09
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/4401
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
Patent Agency Ranking
公开(公告)号：CN106598603A
公开(公告)日：2017-04-26
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/44
CPC classification number: G06F9/4403
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
公开(公告)号：CN116414732A
公开(公告)日：2023-07-11
申请号：CN202111658121.1
申请日：2021-12-30
Applicant: 北京华航无线电测量研究所
IPC: G06F12/0875 , G06F12/0877
Abstract: 本发明公开基于DDR3的高速大容量双通道双缓冲存储系统，包括各路数据源、各路数据输出模块、FPGA和DDR3存储器；FPGA包括存储器控制器、多路数据控制模块、1读通道缓存、1写通道缓存、2读通道缓存、2写通道缓存；各路数据源向对应写缓存写入数据，各路数据输出模块从对应读缓存读出数据，多路数据控制模块根据各通道缓存的状态，分别控制各通道数据进入存储器控制器，并对应读写DDR相应存储空间。使数据吞吐在速率、容量、并行度、硬件开销等方面达到一个较好平衡，实现了双通道数据流同时读写的并行处理，并大大缩减实时信号处理系统的成本。
-
公开(公告)号：CN112491496B
公开(公告)日：2022-08-23
申请号：CN201910861520.4
申请日：2019-09-12
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开了一种基于FPGA同步串口多级缓存接收转发方法，通过一级缓存并判断缓存容量、标识符、计算并判断校验和，可选二级缓存补充计算、判断校验和，末级缓存平衡发送方、接收方数据流速。本发明采用多级缓存结构，可以有效解决同步串口中错数，漏数，多数等数据问题，有效解决部分时间段内出现发送数据率大于接收数据率的传输速率不匹配问题，且数据包接收密度大，存储资源利用效率高。
-
公开(公告)号：CN114442044A
公开(公告)日：2022-05-06
申请号：CN202011219891.1
申请日：2020-11-05
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开一种节省FPGA RAM资源的脉冲压缩方法，步骤包括，将雷达系统接收的回波输入到FFT IP核中，配置FFT所需的处理点数，选择数据为按bit逆序输出；读取逆序的匹配滤波系数，然后与FFT IP核的输出结果进行复乘；将复乘之后的逆序复乘结果输入到IFFT模块，利用频域抽取的计算方法计算IFFT，得到正序输出的IFFT结果，完成脉冲压缩。本发明通过采用频域抽取的IFFT处理方法，使得IFFT可以做到逆序输入正序输出，解决了FFTIP核只能正序输入的弊端，因此无需再使用额外的RAM资源进行逆序到正序的转换，节省了FPGA所需使用的RAM资源，同时，由于减少了数据转序的过程，也可以提高脉冲压缩算法运行的速率，减少信号处理运行时间，提高雷达的实时性。
-
公开(公告)号：CN112346023A
公开(公告)日：2021-02-09
申请号：CN201910719510.7
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提出一种被动雷达的幅度校准模块，包括各通道幅度平均值求倒数模块、幅度自校准因子存储及调用模块、幅度自校准处理模块；各通道幅度平均值求倒数模块对被动雷达各个接收通道所收到的自校准脉冲的幅度值进行了求平均值、求倒数和定点数转浮点数运算，最终得到各个接收通道幅度的相对值；幅度自校准因子存储及调用模块控制相对值对SRAM的存储和读出；幅度自校准处理模块计算出幅度自校准因子，然后实时的脉冲幅度值乘以幅度自校准因子，进行自适应截位，最终得到经过幅度自校准处理后的幅度值。本发明大大提高了运算速度，减少了运算过程中的精度损耗，降低了模块的资源消耗，可以显著地提高后续被动测角模块的运算精度。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
