-
公开(公告)号：CN106612120B
公开(公告)日：2020-03-27
申请号：CN201611169622.2
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种用于SAR成像系统的CRC32校验方法，所述方法包括：数据中转模块FPGA检测到控制模块DSP发送的数据包后，按预定的数据发送速率向图传系统发送SAR图像数据包，用所述预定的数据发送速率3倍的速率进行CRC32校验值的计算，同时将计算得到的CRC32校验值和SAR图像数据包一起发送给图传系统；数据中转模块FPGA按三次重传机制向图传系统发送SAR图像数据包和CRC32校验值；所述图传系统在接收SAR图像数据包的同时，使用接收到的CRC32校验值进行CRC32校验。本发明合理设计流水线和处理速率，优化处理架构，大大减少了系统内部缓存的使用。
-
公开(公告)号：CN112346057B
公开(公告)日：2023-07-14
申请号：CN201910719523.4
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
IPC: G01S13/90
Abstract: 本发明一种图像处理过程中的二维插值模块，包括多路数据分发模块、插值模块、多路数据整合模块：所述多路数据分发模块将数据分时输出，流水送入并行的插值处理模块中；插值模块：包括距离向插值模块、方位向插值模块；分别计算距离向、方位向插值位置并插值；多路数据整合模块将距离和方位向插值处理输出的插值结果，分别整合到一路进行输出。该模块的实时性强，显著提高了图像数据处理速度。
-
公开(公告)号：CN106886177B
公开(公告)日：2020-07-17
申请号：CN201611169624.1
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G05B19/042
Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。
-
公开(公告)号：CN106598603A
公开(公告)日：2017-04-26
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/44
CPC classification number: G06F9/4403
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
公开(公告)号：CN106598603B
公开(公告)日：2020-10-09
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/4401
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
Patent Agency Ranking
公开(公告)号：CN105261036A
公开(公告)日：2016-01-20
申请号：CN201510592020.7
申请日：2015-09-17
Applicant: 北京华航无线电测量研究所
IPC: G06T7/20
Abstract: 本发明实施例提供了一种基于匹配的目标跟踪方法，涉及目标跟踪技术领域，能够在实时性、精确性、硬件开销等方面达到一个较好平衡，跟踪效果良好并大大缩减实时信号处理系统的成本。FPGA根据DSP发送过来的目标所在区域坐标，截取实时图，并发送给DSP，DSP利用接收到的实时图制备跟踪模板，并发送给FPGA。FPGA进行去均值归一化积相关运算，运算完成后将去均值归一化积相关结果矩阵发送给DSP。DSP根据结果矩阵求目标跟踪坐标，并发送给FPGA，FPGA通过通信帧完成对伺服系统的控制。主要用于目标跟踪。
-
公开(公告)号：CN105187690A
公开(公告)日：2015-12-23
申请号：CN201510593589.5
申请日：2015-09-17
Applicant: 北京华航无线电测量研究所
Abstract: 本发明实施例公开的一种应用于制导的图像信息处理方法和装置，涉及制导过程中图像处理技术领域，架构合理、功耗较低、硬件资源得到最大程度利用。该装置中的FPGA：一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP进行目标识别，另一个处理DSP进行目标跟踪，生成目标跟踪结果；另一方面，控制压缩芯片利用压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能，应用于侦察和跟踪目标。
-
公开(公告)号：CN112346057A
公开(公告)日：2021-02-09
申请号：CN201910719523.4
申请日：2019-08-06
Applicant: 北京华航无线电测量研究所
IPC: G01S13/90
Abstract: 本发明一种图像处理过程中的二维插值模块，包括多路数据分发模块、插值模块、多路数据整合模块：所述多路数据分发模块将数据分时输出，流水送入并行的插值处理模块中；插值模块：包括距离向插值模块、方位向插值模块；分别计算距离向、方位向插值位置并插值；多路数据整合模块将距离和方位向插值处理输出的插值结果，分别整合到一路进行输出。该模块的实时性强，显著提高了图像数据处理速度。
-
公开(公告)号：CN105187690B
公开(公告)日：2019-08-09
申请号：CN201510593589.5
申请日：2015-09-17
Applicant: 北京华航无线电测量研究所
Abstract: 本发明实施例公开的一种应用于制导的图像信息处理方法和装置，涉及制导过程中图像处理技术领域，架构合理、功耗较低、硬件资源得到最大程度利用。该装置中的FPGA：一方面，将预处理后的图像分别输入给每个处理DSP，一个处理DSP进行目标识别，另一个处理DSP进行目标跟踪，生成目标跟踪结果；另一方面，控制压缩芯片利用压缩参数完成图像压缩，生成压缩码流，并控制同步串口芯片将压缩码流通过无线链路回传至地面接收设备，以便导引头实现人在回路控制和目标侦察功能，应用于侦察和跟踪目标。
-
公开(公告)号：CN106886177A
公开(公告)日：2017-06-23
申请号：CN201611169624.1
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G05B19/042
CPC classification number: G05B19/0423 , G05B2219/21037
Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.017 seconds)
