公开(公告)号：CN106886177B

公开(公告)日：2020-07-17

申请号：CN201611169624.1

申请日：2016-12-16

Applicant: 北京华航无线电测量研究所

Inventor： 李宗凌 ,  何联俊 ,  郑波 ,  郑珂 ,  燕一松 ,  张岱

IPC: G05B19/042

Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。

公开(公告)号：CN106886177A

公开(公告)日：2017-06-23

申请号：CN201611169624.1

申请日：2016-12-16

Applicant: 北京华航无线电测量研究所

Inventor： 李宗凌 ,  何联俊 ,  郑波 ,  郑珂 ,  燕一松 ,  张岱

IPC: G05B19/042

CPC classification number: G05B19/0423 ,  G05B2219/21037

Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。